【文章內(nèi)容簡(jiǎn)介】 A 發(fā)射一定數(shù)量 (這里選擇 8至 10)的脈沖串之后，停止發(fā)射同時(shí)啟動(dòng)計(jì)時(shí)計(jì)數(shù)器計(jì)數(shù)，超聲波途經(jīng)障礙物返回。當(dāng)超聲波換能器接收到回波信號(hào)之后，將其信號(hào)送入 FPGA 內(nèi)部，用來(lái)控制計(jì)時(shí)計(jì)數(shù)器的停止，將所得的計(jì)數(shù)值送入單片機(jī)。第一路到第五路超聲波換能器用于測(cè)量距離，測(cè)量距離的五路超聲波換能器按等間距分別安裝在測(cè)距儀的固定板上，系 統(tǒng)采用收發(fā)同體的探頭，其波束角很小，有效的保證了各探頭到被測(cè)物體的垂直測(cè)量距離。第六路超聲波換能器安裝在測(cè)距儀的左側(cè)，在測(cè)距儀的右側(cè)安裝一塊標(biāo)準(zhǔn)檔板，較準(zhǔn)確的測(cè)量當(dāng)時(shí)環(huán)境下的聲速，用于溫度補(bǔ)償?？刂苹蝻@示模塊用于調(diào)整平衡或輸出顯示測(cè)量距離的目的。 超聲 波測(cè)距系統(tǒng) 20 FPGA 內(nèi)部各組成模塊設(shè)計(jì) FPGA 主要實(shí)現(xiàn) 125 kHz 的超聲波的發(fā)射與接收以及六路超聲波從發(fā)射到接收之間時(shí)間的測(cè)量。其內(nèi)部結(jié)構(gòu)如圖 64所示。 圖 64 FPGA 主要由發(fā)射模塊、順序執(zhí)行計(jì)數(shù)器、數(shù)據(jù)選擇器、計(jì)時(shí)計(jì)數(shù)器與接收模塊五部分組成。其中：發(fā)射模塊完成脈沖串的發(fā)射與計(jì)數(shù)器的啟動(dòng)，主要由96分頻器、發(fā)射脈沖串計(jì)數(shù)器和發(fā)射脈沖串的控制器三部分組成。順序執(zhí)行計(jì)數(shù)器模塊主要由六與非門、計(jì)數(shù)器和非門組成。 所有的接收模塊接收完數(shù)據(jù)后，通過(guò)與非門及非門輸出高電平 (FINISH端口 )，以觸發(fā)單片機(jī)使單片機(jī)處于接收數(shù)據(jù)狀態(tài)，單片機(jī)發(fā)出信號(hào)使順序 執(zhí)行計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值每次加 1，輸出端口便是相應(yīng)的計(jì)時(shí)計(jì)數(shù)器，單片機(jī)便從相應(yīng)的計(jì)時(shí)計(jì)數(shù)器中讀取計(jì)數(shù)值。數(shù)據(jù)選擇器與順序執(zhí)行計(jì)數(shù)器完成計(jì)數(shù)值數(shù)據(jù)的讀取。 計(jì)時(shí)計(jì)數(shù)器模塊主要完成測(cè)量脈沖發(fā)出去到接收到的時(shí)間間隔和脈沖的計(jì)數(shù)，主要由啟動(dòng)與關(guān)閉計(jì)數(shù)器控制、 12分頻器、 16 位計(jì)時(shí)計(jì)數(shù)器、二選一數(shù)據(jù)選擇器及 8位數(shù)據(jù)鎖存器組成。接收模塊主要接收回波信號(hào)和關(guān)閉計(jì)數(shù)器，當(dāng)接收模塊接收到信號(hào)以后，便啟動(dòng)計(jì)數(shù)，達(dá)到計(jì)數(shù)值，就輸出高電平，用來(lái)關(guān)閉計(jì)時(shí)計(jì)數(shù)器停止計(jì)數(shù)。為防止信號(hào)串?dāng)_，在信號(hào)發(fā)射時(shí)， CUAN 端輸入高電平，對(duì) 其信號(hào)進(jìn)行屏蔽 ，如圖 65： 超聲 波測(cè)距系統(tǒng) 21 圖 65 計(jì)時(shí)計(jì)數(shù)器模塊 經(jīng)過(guò)實(shí)驗(yàn)室調(diào)試，本文給出的基于單片機(jī)與 FPGA 相結(jié)合的多路同步超聲波 測(cè)距系統(tǒng)與其它系統(tǒng)具有如下優(yōu)勢(shì)： (1)抗環(huán)境影響因素能力強(qiáng)。在工作環(huán)境中，對(duì)聲速影響的因素很多。 (2)采用 125 kHz 的頻率，同時(shí)采用多路超聲波精確同步測(cè)距。 (3)采用 FPGA 與 AT89C51 結(jié)合的方案， 由 FPGA 來(lái)完成多路超聲波傳播時(shí)間的精確測(cè)量， AT89C51 完成信號(hào)的啟動(dòng)以及數(shù)據(jù)的處理。與常規(guī)系統(tǒng)相比，雖然增加了 FPGA硬件，但是系統(tǒng)也舍棄了一些系統(tǒng)所采用的溫度補(bǔ)償模塊，大大提高了系統(tǒng)的精度和系統(tǒng)的靈活性 ，如圖 66： 圖 66 系統(tǒng)總電路圖如圖 67所示。系統(tǒng)總共有 6 個(gè)模塊，分別是電源模塊 、發(fā)射模塊 (超聲波產(chǎn)生和功率放大 )、接收模塊、 DSP模塊、擴(kuò)展單元模塊和單片機(jī)模超聲 波測(cè)距系統(tǒng) 22 塊。 圖 67 發(fā)射電路 發(fā)射電路如圖 68（ a） 所示。發(fā)射電路將接收到的方波脈沖信號(hào)送入乙類推挽放大電路，用其輸出信號(hào)驅(qū)動(dòng) CMOS 管，接著將其脈沖信號(hào)加到高頻脈沖變壓器進(jìn)行功率放大，使幅值增加到 100 多伏，最后將放大的脈沖方波信號(hào)加到超聲波換能器上產(chǎn)生頻率為 125 kHz 的超聲波并將其發(fā)射出去。 接收電路 接收電路 如圖 68（ b） 由 OP37 構(gòu)成的兩級(jí)運(yùn)放電路， TL082 構(gòu)成的二階帶通濾波電路以及 LM393 構(gòu)成的比較電路三部分組成。因本系統(tǒng)頻率較高，回波信號(hào)非常弱，為毫伏級(jí)，因此設(shè)計(jì)成兩級(jí)放大電路，第一級(jí)放大 100 倍，第二級(jí)放大 50 倍，共放大 5 000 倍左右。 超聲 波測(cè)距系統(tǒng) 23 圖 68 另外考慮到本系統(tǒng)要適應(yīng)各種復(fù)雜的工作環(huán)境，因此設(shè)計(jì)了由 TL082 構(gòu)成的高精度帶通濾波電路，以供回波信號(hào)放大后進(jìn)行進(jìn)一步濾波，將濾波后的信號(hào)輸入到 LM393 構(gòu)成的比較器反相輸入端，與基準(zhǔn)電壓相比較，并且對(duì)其比較輸出電壓進(jìn)行限幅，將其電壓接至 D觸發(fā)器，比較器將經(jīng)過(guò)放大后的交流信號(hào)整形出方波信號(hào)，將其接至 FPGA，啟動(dòng)接收模塊計(jì)數(shù)，達(dá)到脈沖串設(shè)定值時(shí)，關(guān)閉計(jì)時(shí)計(jì)數(shù)器停止計(jì)數(shù)。 超聲波的產(chǎn)生與功率放大 多普勒超聲波測(cè)量中傳感器的激勵(lì)方式有單載頻脈沖激勵(lì)、連續(xù)正弦波激勵(lì)和偽隨機(jī)碼信號(hào)激勵(lì)等，由于連續(xù)正弦信號(hào)的采集較為容易，也適于作頻譜分析，因此選用這種方式。 超聲信號(hào)的頻移反映了流速的信息，測(cè)準(zhǔn)頻移是保證測(cè)量精度的關(guān)鍵，愈少在頻譜中引入干擾分量愈好，因此我們需要源信號(hào)有較高的純度。一般的正弦振蕩電路會(huì)有很多諧波分量，而且頻率漂移較大，一旦調(diào)節(jié)好了頻率又不易修改，使系統(tǒng)適應(yīng)不同頻率傳感器的靈活性減低，但是 DDS 芯片可以解決這些問(wèn)題。 DDS技術(shù)是一種把一系列數(shù)字量形式的信號(hào)通過(guò) DAC轉(zhuǎn)換成模擬量形式信號(hào)超聲 波測(cè)距系統(tǒng) 24 的合成 技術(shù)。目前使用最廣泛的一種 DDS 方式是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速 DAC產(chǎn)生已經(jīng)用數(shù)字形式存人的正弦波。 本系統(tǒng)選用的 DDS芯片是 AD 公司生產(chǎn)的 COMS 型 DDS 芯片 AD9850，該芯片最高可支持 125 MHz 的時(shí)鐘頻率， 32位頻率調(diào)節(jié)字可用并行或串行方式裝入。+ V 或 +5 V 供電，極低功耗， 28腳 SSOP 封裝。 AD9850 有兩種裝載頻率調(diào)節(jié)字的方式，無(wú)優(yōu)劣之分。 AD9850 有 32 位調(diào)節(jié)字，分為 W0， W1， W2， W3， W4 五個(gè)字節(jié)，每次只能寫入一個(gè)字節(jié)，當(dāng) WCLK腳變高時(shí)，寫入有效。 FQUD有效時(shí)，AD9850 讀取新的調(diào)節(jié)字，產(chǎn)生新的頻率輸出。 RESET 有效時(shí)，清除調(diào)節(jié)字寄存器。 如圖 69： 圖 69 74HC574 是 8D 鎖存器，可將寫入的數(shù)據(jù)保存在輸出端直到下次時(shí)鐘到來(lái)。AD9850 的 WCLK， FQUD 和 RESET 均通過(guò) 74HC574 連在 DSP 的 GPIOA 上，他們的時(shí)序是通過(guò)寫入數(shù)據(jù)產(chǎn)生的。 流體中有較高的顆粒含量，超聲波的衰減較大，發(fā)射信號(hào)要有一定功率，因此功率放大不可少。由于超聲波的頻率較高 (640 k 和 M)，進(jìn)行功率放大時(shí)超聲 波測(cè)距系統(tǒng) 25 一般的功率放大集成電路帶寬不夠，因此只好用功率晶體管搭放大電路。具體電路如圖 4所示。該圖為推挽式放大電路， Q1為 NPN管 (3DDSA)， Q2為 PNP管 (3CDSA)。DDSIN 接 DDS 的輸出，變壓器的輸出接發(fā)送傳感器。 接收模塊 該模塊主要是將探頭接收到的信號(hào)進(jìn)行調(diào)理，得到含有流體流速信 息的多普勒頻偏信號(hào)，供后續(xù)數(shù)字系統(tǒng)部分做進(jìn)一步分析處理。接收探頭接收到的信號(hào)分別通過(guò)中心頻率為 1 MHz 和 640 kHz 的窄帶帶通波器，濾去其中的低頻雜散噪聲，放大以后送入解調(diào)器，輸出含有流速信息的低頻多普勒頻偏信號(hào)，然后送入TMS320F2812 的模／數(shù)轉(zhuǎn)換器。 TLE2072 是低噪聲高速 JFET 輸入運(yùn)算放大器，他的單位增益帶寬可達(dá) 10 MHz，能滿足信號(hào)放大帶寬的要求，電路中起到前置放大及阻抗變換的作用。MC1350 為可控增益選頻放大器，中頻變壓器 T1(T2)諧振頻率為 640 kHz(1 MHz)，對(duì) 信號(hào)起帶通濾波的作用，輸出信號(hào)經(jīng) TLE2072 半波放大后，由 RC 濾波形成MC1350 增益控制電壓，從而使輸人信號(hào)強(qiáng)度在較大范圍內(nèi)變化時(shí)得到一穩(wěn)定的輸出信號(hào)，此電路可使輸入信號(hào)的波動(dòng)范圍達(dá) 60 dB 時(shí)輸出保持穩(wěn)定，保證系統(tǒng)的穩(wěn)定工作。 接收信號(hào)放大電路輸出的信號(hào)相對(duì)于發(fā)射信號(hào)產(chǎn)生了頻移，此頻移在 0～ 3 kHz范圍，反映流體的流速大小，由于此頻移相對(duì)于發(fā)射信號(hào)頻率較小，直接進(jìn)行頻率測(cè)量精度難以保證，所以采取混頻措施得到差頻信號(hào)。含有差頻信息的高頻信號(hào)通過(guò) CD4053 模擬開關(guān)與發(fā)射信號(hào)的本振方波 (CP1 或 CP2)進(jìn)行乘積運(yùn)算，經(jīng) TLE2072 阻抗變換后利用阻容濾波器進(jìn)行低通濾波得到差頻信號(hào)。 超聲 波測(cè)距系統(tǒng) 26 7 AT89C51 單片機(jī)簡(jiǎn)介 AT89C51 是 一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器的低電壓，高性能CMOS8 位微處理器，俗稱單片機(jī)。 AT89C2051 是一種帶 2K字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器的單片機(jī)。單片機(jī)的可擦除只讀存儲(chǔ)器可以反復(fù)擦除 100 次。該器件采用 ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51指令集和輸出管腳相兼容。由于將多功能 8 位 CPU 和閃爍存儲(chǔ)器組合在單個(gè)芯片中， ATMEL的 AT89C51 是一種高效微控制器， AT89C2051 是它的一種精簡(jiǎn)版本。 AT89C 單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案 。 如圖 71： 圖 71 1． 主要特性： 與 MCS51 兼容 4K 字節(jié)可編程閃爍存儲(chǔ)器 壽命： 1000寫 /擦循環(huán) 數(shù)據(jù)保留時(shí)間： 10 年 全靜態(tài)工作： 0Hz24Hz 三級(jí)程序存儲(chǔ)器鎖定 128*8 位內(nèi)部 RAM 超聲 波測(cè)距系統(tǒng) 27 32 可編程 I/O 線 兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 5 個(gè)中斷源 可編程串行通道 低功耗的閑置和掉電模式 2．管腳說(shuō)明 ： VCC：供電電壓。 GND：接地。 P0 口： P0口為一個(gè) 8 位漏級(jí)開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當(dāng) P1 口的管腳第一次寫 1時(shí)，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí)， P0 口作為原碼輸入 口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8位雙向 I/O 口， P1口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8位雙向 I/O 口， P2口緩沖器可接收，輸出 4個(gè) TTL門電流，當(dāng) P2口被寫 “1” 時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸 入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在給出地址 “1” 時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 超聲 波測(cè)距系統(tǒng) 28 8 LED 動(dòng)態(tài)掃描顯示電路 LED 因其 VF 值特性原因做不到相同 ,隨著溫度及電流大小也有些 VF 值也會(huì)發(fā)生變化 ,一般不適合并聯(lián)設(shè)計(jì)。但是有些情況又不得不并聯(lián)解決多顆 LED 驅(qū)動(dòng) 成本問(wèn)題 ,這些設(shè)計(jì)可以為大家做些參考。 注意需要 VF值分檔 ,同檔 VF值的 LED盡量使用在同一產(chǎn)品上面 ,產(chǎn)品可以保證誤差電流在 1mA之內(nèi) LED相對(duì) 恒 流狀態(tài)。 如圖 81： 圖 81 LED動(dòng)態(tài)掃描顯示電路 采用集成三極管可以保持每路 LED 電流一致 ,這些三極管在相同溫度環(huán)境下、相同工藝條件生產(chǎn)出來(lái)的 β 值一樣 ,可以保證每路電流基本一樣。恒流部分在要求不是很高的條件下可以這樣設(shè)計(jì) ,穩(wěn)定的電壓或穩(wěn)定的 PWM 伏值驅(qū)動(dòng)穩(wěn)壓后的三極管偏壓 ,做到基本恒流。 采用精度較高的 IC 做恒流參考源 ,R 可以設(shè)定 IC 輸出電流 ,一經(jīng)確定 R阻值可以使用固定電阻代替。多三極管集成器件的使用可以減少 IC 的使用數(shù)量 ,從而減低設(shè)計(jì)產(chǎn)品成本。 線性大功率 LED 恒流輸出可以并聯(lián)使用 ,在產(chǎn)品設(shè)計(jì)中我們往往找不到較大電流的驅(qū)動(dòng) IC,一般 2A以上就很少見 ,標(biāo)稱 2A的 IC也不一定可以極限使用。大超聲 波測(cè)距系統(tǒng) 29 于 1A 的 IC 工藝成本的原因 MOS 管都是外置 ,外置 MOS 管線 路復(fù)雜 ,可靠性減低。并聯(lián)使用是有效的設(shè)計(jì)辦法。 采用 DD312 并聯(lián)參考設(shè)計(jì)直接驅(qū)動(dòng) 3顆 6WLED。使能 PWM 控制信號(hào)需要適當(dāng)?shù)母綦x ,避免相互干擾和驅(qū)動(dòng)能力問(wèn)題。 EN 使能電壓要符合規(guī)格書要求 ,不要電壓太高損壞 EN 腳。一般 IC耐壓是指負(fù)載和電源 ,沒有注明激勵(lì)電壓請(qǐng)不要大于5V設(shè)計(jì)。 像這種檢測(cè)在 LED的一端 LED 恒流驅(qū)動(dòng) IC也可以并聯(lián)設(shè)計(jì)驅(qū)動(dòng) ,實(shí)際上 IC是單獨(dú)工作的 ,最后在并流一起。 DCDC 方式是工作在較高的頻率上 ,需要注意的是 PCB 布板時(shí)避免交叉設(shè)計(jì) ,各自濾波、旁路電容要緊靠 IC 附近 ,負(fù)載電流最后會(huì)和即可 。