freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

多功能電子鐘設(shè)計報告(編輯修改稿)

2024-09-30 15:08 本頁面
 

【文章內(nèi)容簡介】 reg signal_in_n_1dly。 reg signal_in_n_2dly。 reg signal_in_n_3dly。 wire signal_in_edge 。 //指示輸入信號的上升 /下降沿 /******************************************** 行為描述 ********************************************/ 蘭州理工大學(xué) 13 //異步信號的同步處理 always @ ( posedge clk or negedge rst_n ) begin if ( rst_n == 139。b0 ) begin signal_in_n_1dly = U_DLY 139。b1。 signal_in_n_2dly = U_DLY 139。b1。 signal_in_n_3dly = U_DLY 139。b1。 end else begin signal_in_n_1dly = U_DLY signal_in_n。 signal_in_n_2dly = U_DLY signal_in_n_1dly。 signal_in_n_3dly = U_DLY signal_in_n_2dly。 end end assign signal_in_edge = signal_in_n_3dly ^ signal_in_n_2dly。 //產(chǎn)生信號上升 /下降沿指示信號 always @ ( posedge clk or negedge rst_n ) begin if ( rst_n == 139。b0 ) t = U_DLY 139。d0。 else if (signal_in_edge == 139。b1) //檢測輸入信號有跳變后,計數(shù)器就清零 t = U_DLY 139。d0。 else if (en_t == 139。b1 amp。amp。 t != CNT_TH) //計數(shù)器沒計滿后 加 1計數(shù) t = U_DLY t + 139。d1。 else。 //否則,保持原來的數(shù)值 end 蘭州理工大學(xué) 14 always @ ( posedge clk or negedge rst_n ) begin if ( rst_n == 139。b0 ) signal_out_n = U_DLY 139。b1。 else if ( t == CNT_TH ) signal_out_n = U_DLY signal_in_n_3dly。 else。 end endmodule 仿真波形圖 時模塊 校時模塊為在任意時刻可以對月、日、時、分、秒進(jìn)行校正。 校時模塊程序: `timescale 1ns/100ps module counter_ds( /*******************************************/ //輸入 PORT 說明 /*******************************************/ input wire clk , //輸入時鐘 input wire rst_n , //輸入復(fù)位 input wire set_add , //設(shè)定進(jìn)位 output wire [3:0] gewei , //輸出個位 output wire [3:0] shiwei //輸出十位 蘭州理工大學(xué) 15 )。 parameter [6:0] MAX_NUM = 639。d59。 reg [6:0] current_num 。 always @( posedge clk or negedge rst_n) begin if ( rst_n == 139。b0) begin current_num[6:0] = 739。b0 。 end else if (set_add == 139。b1 )begin current_num[6:0] = current_num[6:0] + 139。b1 。 end else if( current_num MAX_NUM ) begin current_num[6:0] = current_num[6:0] MAX_NUM 。 end else 。 end assign gewei[3:0] = current_num[6:0]%10 。 assign shiwei[3:0] = (current_num[6:0]/10)%10 。 endmodule 仿真波形圖 譯碼顯示電路 `timescale 1ns/100ps module diplay_8_8led ( input wire clk , //輸入時鐘 input wire rst_n
點(diǎn)擊復(fù)制文檔內(nèi)容
高考資料相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1