【文章內(nèi)容簡介】 器是否激活。由于微處理器必須周期性的觸發(fā) CS/WDI 引腳以避免 RESET 信號激活而使電路復(fù)位，所以 CS/WDI 引腳必須在看門狗超時時間終止之前受到由高至低信號的觸發(fā)。 重新設(shè)置 VCC 門限 X5045/45 出廠時設(shè)置的標(biāo)準(zhǔn) VCC 門限電壓為 Vtrip，但在應(yīng)用時，如果標(biāo)準(zhǔn)值不恰當(dāng)，用戶可以重新調(diào)整。 SPI 串行存儲器 器件存儲器部分是帶塊鎖保護(hù)的 CMOS 串行 EEPROM 陣列，陣列的內(nèi)部組織是 x8 位。 X5045 可提供最少為 1000,000 次擦寫和 100 年的數(shù)據(jù)保存期，并具有串行外圍接口（ SPI）和軟件協(xié)議的特點，允許工作在簡單的四總線上。 X5045 主要是通過一個 8 位的指令寄存器來控制器件的工作，其指令代碼通過 SI 輸入端（ MSB 在前）寫入寄存器。表 23 所列為 X5045 的指令格式及其操作。 表 23 X5045的指令格式及其操作 時鐘和數(shù)據(jù)時序 當(dāng) CS 變低以后， SI 線上的輸入數(shù)據(jù)在 SCK 的第一個上升沿時被鎖存。而 SO 線上的數(shù)據(jù)則由 SCK的下降沿輸出。用戶可以停止時鐘，然后再啟動它 , 以便在它停止的地方恢復(fù)操作。在整個工作期間， CS 必須為低。 狀態(tài)寄存器 狀態(tài)寄存器包含四個非易失性狀態(tài)位和兩個易失性狀態(tài)位?？刂莆挥糜谠O(shè)置看門狗定時器的操作和存儲器的塊鎖保護(hù)。狀態(tài)寄存器的格式如 表 24（缺省值為 00H) ： 東北大學(xué)課程設(shè)計 第二章 總體設(shè)計及核心器件簡介 9 表 24 狀態(tài)寄存器格式 其中： WIP (WriteInProgress) 位是易 失性只讀位，用于指明器件是否忙于內(nèi)部非易失性寫操作。 WIP 位可用 RDSR 指令讀出。當(dāng)該位為“ 1”時，表示非易失性寫操作正在進(jìn)行；為“ 0”時，表示沒有進(jìn)行寫操作。 WEL（ Write Enable Latch）位用于指出“寫使能”鎖存的狀態(tài)。 WEL=1時，表示鎖存被設(shè)置； WEL=0 表示鎖存已復(fù)位。 WEL 位是易失性只讀位?？梢杂肳REN 指令設(shè)置 WEL 位；用 WRDI 指令復(fù)位 WEL 位。 用 BLO， BL1（ Block Lock）位可設(shè)置塊鎖存保護(hù)的范圍。任何被塊鎖保護(hù)的存儲器都只能讀出不能寫入。這 兩個非易失性位可用 WRSR 指令來編程，并允許用戶保護(hù) EEPROM 陣列的 1/4 、 1/全部或 0。參見表 25 。 25 受保護(hù)的 EEPROM陳列地址 WD0、 WD1（ Watchdog Timer）位用于選擇看門狗的超時周期。見表 26 。 表 26 看門狗的超時周期選擇 當(dāng)用 CS 選中器件后，送 8 位 RDSR指令，并由 CLK 信號觸發(fā)即可將狀態(tài)寄存器的內(nèi)容從 SO 線上讀出。而在寫狀態(tài)寄存器時，應(yīng)先將 CS 拉低，然后送 WREN指令，再拉高 CS。然后再次拉低 CS，最后送入 WREN指令及對應(yīng) 于狀態(tài)寄存器內(nèi)容東北大學(xué)課程設(shè)計 第二章 總體設(shè)計及核心器件簡介 10 的 8 位數(shù)據(jù)即可。該操作由 CS 變高結(jié)束。 WEL位及 WP引腳的狀態(tài)對器件內(nèi)的存儲器及狀態(tài)寄存器各部分保護(hù)的影響如表 27所列。 表 27 WREN命令和 /WP引腳狀態(tài)寄存器的影響 東北大學(xué)課程設(shè)計 第三章 單元 電路 模塊設(shè)計 11 第 3 章 硬件電路設(shè)計 復(fù)位電路 復(fù)位方式有多種，但本設(shè)計采用看門狗芯片 X5045， 接線圖 如圖 31所示 。 31 復(fù)位電路原理圖 在設(shè)定的定時時間內(nèi)， 89C51 必須在 /CS/WDI 引腳產(chǎn)生一個由高到低的電平變化，以清內(nèi)部定時器，即“喂狗” ，否則 X5045 將產(chǎn)生一個復(fù)位信號。 晶振 電路 晶振電路原理圖如 32： 32 晶振模塊原理圖 選取原則：傳統(tǒng)做法，但能夠?qū)崿F(xiàn)所需，即最簡單也最是實用。 電容選取22uF，晶振為 。 東北大學(xué)課程設(shè)計 第三章 單元 電路 模塊設(shè)計 12 I/O 口擴展電路 硬件原理設(shè)計圖如圖 33 所示： 圖 33 8255A擴展單片機 I/0口 電路 圖 用 74LS373 鎖存， 74LS138 譯碼，擴展單片機的 I/O 口， 由原理圖得 8255 端口地址分配為： A口： 0FFD8H B口： 0FFD9H C口： 0FFDAH LED 數(shù)碼管顯示 電路 在單片機應(yīng)用系統(tǒng)中，數(shù)碼管 顯示常用兩種方法：靜態(tài)顯示和動態(tài)掃描顯示。所謂靜態(tài)顯示，就是每一個顯示器都要占用單獨的具有鎖存功能的 I/O 接口用于筆劃段字形代碼。這樣單片機只要把要顯示的字形代碼發(fā)送到接口電路，就不用管它了，直到要顯示新的數(shù)據(jù)時，再發(fā)送新的字形碼，因此，使用這種方法單片機中 CPU 的開銷小， 可以提供單獨鎖存的 I/O 接口電路很多。所以本設(shè)計采用 串并轉(zhuǎn)換電路 74LS164 的靜態(tài)顯示電路。其電路圖如圖 34所示。 東北大學(xué)課程設(shè)計 第三章 單元 電路 模塊設(shè)計 13 圖 34 數(shù)碼管顯示 靜態(tài) 驅(qū)動電路 MCS51 單片機串行口方式 0 為移位寄存器方式，外接 2 片 74LS164 作為 2位 LED 顯示器的靜態(tài)顯示接口，把 89C51 的 RXD 作為數(shù)據(jù)輸出線， TXD 作為移位時鐘脈沖。 74LS164 為 TTL 單向 8位移位寄存器，可實現(xiàn)串行輸入，并行輸出。其中 A、 B（第 2 腳）為串行數(shù)據(jù)輸入端， 2 個引腳按邏輯與運算規(guī)律輸入信號，共一個輸入信號時可并接。 T（第 8 腳）為時鐘輸入端，可連接到串行口的TXD 端。每一個時鐘信號的上升沿加到 T 端時，移位寄存器移一位， 8 個時鐘脈沖過后， 8位二進(jìn)制數(shù)全部移入 74LS164 中。 R（第 9腳）為復(fù)位端，當(dāng) R=0 時，移位寄存器各位復(fù) 0，只有當(dāng) R=1 時，時鐘脈沖才起作用。 Q1? Q8（第 36和 1013引腳）并行輸出端分別接 LED 顯示器的 hg a各段對應(yīng)的引腳上。在給出了 8個脈沖后，最先進(jìn)入 74LS164 的第一個數(shù)據(jù)到達(dá)了最高位，然后如果 再來一個脈沖，第一個脈沖就會從最高位移出 。設(shè)計中的 2片 7LS164 首尾相串，而時鐘端則接在一起，這樣，當(dāng)輸入 8個脈沖時，從單片機 RXD端輸出的數(shù)據(jù)就進(jìn)入到了第一片 74LS164 中了，而當(dāng)?shù)诙€ 8 個脈沖到來后，這個數(shù)據(jù)就進(jìn)入了第二片74LS164，而新的數(shù)據(jù)則進(jìn)入了第一片 74LS164，這樣首先送出的數(shù)據(jù)被送到了右 面的 164 中，后送入的則在 左面的 164 中。 本設(shè)計中采用的是共陰極 LED數(shù)碼管，其字形碼如表 31所示。 表 31 共陰極 LED數(shù)碼管 字形 碼表 數(shù)據(jù)位 D7 D6 D5 D4 D3 D2 D1 D0 筆段位 A B C D E F G H 字形碼 0 0 1 1 1 1 1 1 0 7EH 1 0 0 0 1 0 0 1 0 12H 2 1 0 1 1 1 1 0 0 BCH 東北大學(xué)課程設(shè)計 第三章 單元 電路 模塊設(shè)計 14 3 1 0 1 1 0 1 1 0 B6H 4 1 1 0 1 0 0 1 0 D2H 5 1 1 1 0 0 1