【文章內(nèi)容簡介】 可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復 用，在訪問期間激活內(nèi)部上拉電阻。在Flash 編程時， P0 口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻 [11]。 寧波工程學院本科畢業(yè)設計論文 12 圖 36 AT89C52 芯片引腳圖 P1 口 ： P1 口是一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 的輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對端口寫 “1”，通過內(nèi)部上拉電阻把端口拉到高電平，此時可作輸入口。作輸 入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流 (IIL)。 P2 口： P2 口 是一個帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 的輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對端口 P2 寫 “1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流 (IIL)。在訪問外部程序存儲器或 16 位地址的外部數(shù)據(jù)存儲器時， P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲器時， P2 口輸出 P2 鎖存器的內(nèi)容。 Flash 編程或校驗時， P2 亦接收高位地址和一些控制信號。 P3 口： P3 口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。 P3 口輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對 P3 口寫入 “1”時，寧波工程學院本科畢業(yè)設計論文 13 它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時，被外部拉低的 P3 口將用上拉電阻輸出電流（ IIL）。 P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能 。 P3 口還接收一些用于 Flash 閃速存儲器編程和程序校驗的控制信號。 RST： 復位輸入。當振蕩器工作時， RST 引腳出現(xiàn)兩個機器周期以上高電平將使單片機復位。 ALE/PROG： 當訪問外部程序存儲器或數(shù)據(jù)存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。一般情況下， ALE 仍以時鐘振蕩頻率的 1/6 輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE 脈沖。對 Flash存儲器編程期間，該引腳還用于輸入編程脈沖（ PROG）。如有必要，可通過對特殊功能寄存器（ SFR）區(qū)中的 8EH 單元的 D0 位置位，可禁止 ALE操作。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應設置 ALE 禁止位無效。 PSEN 程序儲存允許（ PSEN）輸出是外部程序存儲器的讀選通信號，當 AT89C52 由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次PSEN 有效，即輸出兩個脈沖。在此期間，當訪問外部數(shù)據(jù)存儲器，將跳過兩次 PSEN 信號。 PSEN 程序儲存允許（ PSEN）輸出是外部程序存儲器的讀選通信號，當 AT89C52 由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖。在此期間，當訪問外部數(shù)據(jù)存儲器，將跳過兩次 PSEN 信號。 EA/VPP： 外部訪問允許。欲使 CPU 僅訪問外部程序存儲器 ， EA 端 必須保持低電平（接地）。需注意的是：如果加密位 LB1 被編程，復位時內(nèi)部會鎖存 EA 端狀態(tài)。如 EA 端為高電平（接 Vcc 端）， CPU 則執(zhí)行內(nèi)部程序存儲器中的指令。 Flash 存儲器編程時，該引腳加上 +12V 的編程允許電源 Vpp，當然這必須是該器件是使用 12V 編程電壓 Vpp。 XTAL1： 振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。 XTAL2： 振蕩器反相放大器的輸出端。 單片機控制電路的設計 在本次設計中， CPU控制系統(tǒng)的設計如 圖 37 所示： 寧波工程學院本科畢業(yè)設計論文 14 圖 37 CPU 電路的設計原理圖 包含 了復位電路、振蕩電路， P0 口作為 LCD1602 的數(shù)據(jù)端， P1 口作為 A/D轉(zhuǎn)換后的信號輸入端， P2 口作為報警電路、鍵盤電路及 LCD1602 的控制接口。 顯示系統(tǒng)電路的設計 液晶顯示簡介 液晶顯示的原理是利用液晶的物理特性，通過電壓對其顯示區(qū)域進行控制，有電就有顯示，這樣即可以顯示出圖形。液晶顯示器具有厚度薄、適用于大規(guī)模集成電路直接驅(qū)動、易于實現(xiàn)全彩色顯示的特點，目前已經(jīng)被廣泛應用在便攜式電腦、數(shù)字攝像機、 PDA 移動通信工具等眾多領域。 液晶顯示的分類方法有很多種，通常可按其顯示方式分為段式、字符式、點陣式等。除了黑白顯示外，液晶顯示器還有多灰度有彩色顯示等。如果根據(jù)驅(qū)動方式來分，可以分為靜態(tài)驅(qū)動（ Static）、單純矩陣驅(qū)動（ Simple Matrix）和主動矩陣驅(qū)動（ Active Matrix）三種。 本設計采用的是字符式。 用 LCD 顯示一個字符時比較復雜，因為一個字符由 68 或 88 點陣組成，既寧波工程學院本科畢業(yè)設計論文 15 要找到和顯示屏幕上某幾個位置對應的顯示 RAM 區(qū)的 8 字節(jié)，還要使每字節(jié)的不同位為 “1”，其它的為 “0”，為 “1”的點亮，為 “0”的不亮。這樣一來就 組成某個字符。但由于內(nèi)帶字符發(fā)生器的控制器來說，顯示字符就比較簡單了，可以讓控制器工作在文本方式，根據(jù)在 LCD上開始顯示的行列號及每行的列數(shù)找出顯示 RAM對應的地址，設立光標，在此送上該字符對應的代碼即可 [13]。 LCD1602 的結構及引腳功能 LCD1602 的結構如下圖所示： 圖 38 LCD1602 的結構圖 第 1 腳： VSS 為地電源。 第 2 腳： VDD 接 5V正電源。 第 3 腳： VL 為液晶顯示器對比度調(diào)整端，接正電源時對比度最弱，接地時對比度最高，對比度過高時會產(chǎn)生 “鬼影 ”，使用時可以通過一個 10K 的電位器調(diào)整對比度。 第 4 腳： RS 為寄存器選擇，高電平時選擇數(shù)據(jù)寄存器、低電平時選擇指令寄存器。 第 5 腳： R/W 為讀寫信號線，高電平時進行讀操作，低電平時進行寫操作。當 RS 和 R/W 共同為低電平時可以寫入指令或者顯示地址，當 RS 為低電平 R/W為高電平時可以讀忙信號，當 RS 為高電平 R/W 為低電平時可以寫入數(shù)據(jù)。 寧波工程學院本科畢業(yè)設計論文 16 第 6 腳： E 端為使能端，當 E 端由高電平跳變成低電平時，液晶模塊執(zhí)行命令。 第 7～ 14 腳： D0～ D7 為 8 位雙向數(shù)據(jù)線。 第 15 腳：背光源正極。 第 16 腳：背光源負極 顯示電路的硬件設計 LCD1602 的電路設計如下圖所示： 圖 38 LCD1602 的結構圖 其中數(shù)據(jù)口接單片機的 P0 口， E 接 ， RS 接 ， RW 接 。 報警電路的設計 本設計采用蜂鳴器作為報警器，從而實現(xiàn)閾值報警功能。 其設計電路如圖 39所示，將蜂鳴器的正極接 VCC，負極接三極管 8550 的集電極， 8550 的基極串聯(lián)一個 2K 的電阻再接到 CPU 的 口， 當 為高電平時， 8550 無法導通，蜂鳴器不叫，當 為低電平時， 8550 導通，蜂鳴器 報警 。 寧波工程學院本科畢業(yè)設計論文 17 圖 39 報警電路原理圖 第 4章 軟件設計 主程 序的設計 主程序設計的流程如下圖所示，開機后先對 LCD1602 進行初始化，并顯示單價及上限閾值，接下去則循環(huán)采集 AD 數(shù)據(jù)及鍵盤程序。 寧波工程學院本科畢業(yè)設計論文 18 開 始LCD1602初 始 化顯 示 初 始 化AD數(shù) 據(jù) 采 集及 處 理鍵 盤 掃 描 及 處 理 圖 41 主程序流程圖 AD 數(shù)據(jù)采集及處理子程序的設計 數(shù)據(jù)采集由 ADC0809 芯片來完成，主要分為啟動、讀取數(shù)據(jù)、等待轉(zhuǎn)換結束、讀出轉(zhuǎn)換結果、 采集的數(shù)據(jù)求和、取平均 （退出）幾個步驟。 ADC0809 初始化后，就具有了將某一通道輸入的 0～ 5V模擬信號轉(zhuǎn)換成對應的數(shù)字量 0x00~0xff，然后再存入指定 緩 沖 單元中。其轉(zhuǎn)換方式可以采用程序查詢方式，延時等待方式和中斷方式三種。本設計采用的是延時等待方式，具