【正文】 機(jī)主控電路 單片機(jī)測(cè)頻控制電路附錄圖所示，由單片機(jī)控制 FPGA 完成整個(gè)系統(tǒng)的電路測(cè)試、數(shù)據(jù)處理和顯示輸出等各種功能。 33 圖 MUX21 選擇器工作波形圖 時(shí)鐘發(fā)生器 時(shí)鐘發(fā)生器即分頻器，它的作用是將頻率較高的信號(hào)轉(zhuǎn)換為用戶所需的低頻信號(hào)，實(shí)質(zhì)就是一個(gè)計(jì)數(shù)器。當(dāng)復(fù)位信號(hào) RESET 為低電平時(shí)， D 觸發(fā)器的輸出端 Q 和 Qb 分別輸出邏輯 0 和 1，與其他輸出無(wú)關(guān)。計(jì)數(shù)結(jié)束后，由 START 端輸出的低電平來(lái)指示計(jì)數(shù)的結(jié)束，通過(guò) sel 信號(hào)和 MUX648 多路選擇器將計(jì)數(shù)器中得到的 64 位數(shù)據(jù)分 8 次讀入單片機(jī)并按下式計(jì)算和結(jié)果顯示。 Spul 為 1 時(shí)，系統(tǒng)測(cè)量被測(cè)信號(hào)的頻率，當(dāng)CL 變?yōu)楦唠娖綍r(shí)，在隨后到來(lái)的 TCLK 的上升沿 BENA 及 START 引腳變?yōu)楦唠娖?，?jì)數(shù)器開(kāi)始計(jì)數(shù)；當(dāng) CL 變?yōu)榈碗娖綍r(shí)，在隨后到來(lái)的 TCLK 上升沿 BENA 變?yōu)榈碗娖?，?jì)數(shù)器停止計(jì)數(shù)。當(dāng)陽(yáng)極端輸入高電平時(shí)，段發(fā)光二極管就導(dǎo)通點(diǎn)亮，而輸入低電平時(shí)則不點(diǎn)亮。 鍵盤(pán)譯碼電路的 ky 引腳接單片機(jī)的外部中斷 0 輸入引腳，用于向單片機(jī)發(fā)出中斷請(qǐng)求讀取鍵值。 ⑷ 性能評(píng)估能力。 C提供了很多 數(shù)學(xué) 函 數(shù)并 支持浮點(diǎn) 運(yùn) 算， 開(kāi)發(fā) 效率高，故可 縮 短 開(kāi)發(fā)時(shí)間 ，增加程序可 讀 性和可 維護(hù) 性 。 Altera 公司與 EDA 的各個(gè)開(kāi)發(fā)商緊密合作，使 MAX+plusⅡ可以與其他工業(yè)標(biāo)準(zhǔn)的設(shè)計(jì)輸入、綜合、校驗(yàn)工具相聯(lián)接。另外， FLEX10K 器件也提供多電壓 I/O 接口，它允許器件橋接在不同電壓工作系統(tǒng)中。它的應(yīng)用和發(fā)展不僅簡(jiǎn)化了電路設(shè)計(jì)，降低了成本、提高了系統(tǒng)的可靠性和保密性，而且給數(shù)字系統(tǒng)的設(shè)計(jì)方法帶來(lái)了革命性的變化。 ⑶ 振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。在給出地址“ 1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫(xiě) 11 時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。圖 22 所示為電子系統(tǒng)的傳統(tǒng)設(shè)計(jì)方法和基于芯片的設(shè)計(jì)方法。 M U X6 4 8QDC L RB Z HB E N AB C L KC L RB Z Q [ 3 1 . . 0 ]T FE N AT C L KC L RT Z Q [ 3 1 . . 0 ]B C L KC LT C L KC L Rs e l 2 ~ s e l 0E N AS T A R Td a t a 7 ~ d a t a 033 23 28圖 等精度測(cè)頻原理圖 圖 等精度頻率計(jì)測(cè)頻波形時(shí)序圖 6 當(dāng)方波預(yù)置門(mén)控信號(hào) CL 可由單片機(jī)發(fā)出， CL 的時(shí)間寬度對(duì)測(cè)頻精度影響較小，所以可以在 1 秒至 秒間選擇，在此設(shè)其寬度為 Tpr。 ⑸ 對(duì)頻率計(jì)的系統(tǒng)性能進(jìn)行分析，分別分析了低端頻率和高端頻率得出本設(shè)計(jì)的測(cè)頻范圍是 ~40MHz，同時(shí)分析了測(cè)量精度。FPGA 的編程無(wú)須專(zhuān)用的 FPGA 編程器，只需使用通用的 EPROM、 PROM 編程器即可。頻率信號(hào)抗干擾性強(qiáng)，易于傳輸，可以獲得較高的測(cè)量精度，所以研究測(cè)頻方法是電子測(cè)量領(lǐng)域的重要內(nèi)容。 本文詳細(xì)論述了等精度數(shù)字頻率計(jì)的測(cè)頻原理、硬件電路的組成、設(shè)計(jì)和單片機(jī)軟件編程設(shè)計(jì)、系統(tǒng) 的誤差分析。此外，系統(tǒng)芯片（ SCO）的發(fā)展也要求其包含頻率測(cè)量的功能，所以用 FPGA實(shí)現(xiàn)數(shù)字頻率計(jì)也是實(shí)現(xiàn)系統(tǒng)芯片的前提條件。 論文 所做的工作與研究?jī)?nèi)容 隨著 EDA（ Electronics Design Automation）技術(shù)的發(fā)展和可編程邏輯器件的廣泛應(yīng)用，傳統(tǒng)的自下而上的數(shù)字 電路設(shè)計(jì)方法、工具、器件已遠(yuǎn)遠(yuǎn)落后于當(dāng)今技術(shù)的發(fā)展。 ⑵ 組合法 直接測(cè)量周期法在低頻段精度高。 然后由單片機(jī)發(fā)出允許測(cè)頻命令，即令預(yù)置門(mén)控信號(hào) CL 為高電平，這時(shí) D 觸發(fā)器要一直等到被測(cè)信號(hào)的上升沿通過(guò)時(shí) Q 端才被置 1，與此同時(shí)，將同時(shí)啟動(dòng)計(jì)數(shù)器 BZH和 TF，進(jìn)入“計(jì)數(shù)允許周期”。由于將多功能 8 位CPU和快閃存儲(chǔ)器組合在單個(gè)芯片中， ATMEL 的 AT89C51 是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。 RST: 復(fù)位輸入。 ⑷ 芯片擦除： 整個(gè) EPROM 陣列和三個(gè)鎖定位的電擦除可通過(guò)正確的控制信號(hào)組合，并保持 ALE管腳處于低電平 10ms 來(lái)完成。其中 FPGA 的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定。 ⑷ 靈活的內(nèi)部連接 快速通道連續(xù)式布線結(jié)構(gòu)帶來(lái)快速可預(yù)測(cè)的連線延時(shí)；具有可以用來(lái)實(shí)現(xiàn)快速加法器、計(jì)數(shù)器和比 較器的專(zhuān)用位鏈；具有實(shí)現(xiàn)告訴 、多輸入邏輯函數(shù)專(zhuān)用級(jí)連鏈；模仿三態(tài)功能可以是內(nèi)部三態(tài)總線； 6 個(gè)全局時(shí)鐘信號(hào)和 4 個(gè)全局清除信號(hào)。 ⑷ 完全集成化。Vision2 for WindowsTM：是一個(gè)集成開(kāi)發(fā)環(huán)境，它將項(xiàng)目管理、源代碼編輯和程序調(diào)試等組合在一個(gè)功能強(qiáng)大的環(huán)境中； ? C51國(guó)際標(biāo)準(zhǔn)化 C交叉編譯器：從 C源代碼產(chǎn)生可重定位的目標(biāo)模塊； ? A51宏匯編器：從 80C51匯編源代碼產(chǎn)生可重定位的目標(biāo)模塊； ? BL51連接 /定位器：組合由 C51和 A51產(chǎn)生的可重定位的目標(biāo)模塊，生成絕對(duì)目標(biāo)模塊； ? LIB51庫(kù)管理器：從目標(biāo)模塊生成鏈接器可以使用的庫(kù)文件； ? OH51目標(biāo)文件 至 HEX格式的轉(zhuǎn)換器：從絕對(duì)目標(biāo)模塊生成 Intel HEX文件； ? RTX－ 51實(shí)時(shí)操作系統(tǒng)：簡(jiǎn)化了復(fù)雜的實(shí)時(shí)應(yīng)用軟件項(xiàng)目的設(shè)計(jì)。 盡管 VHDL 語(yǔ)言作為 IEEE 的工業(yè)標(biāo)準(zhǔn)具有許多其它硬件 描述語(yǔ)言所不具有的主要優(yōu)勢(shì)，同時(shí)他也存在著一些不足之處。 kkkkkkky5kyky4ky3ky2k2ky1k1ky0k0P1鍵盤(pán)譯碼電路VCCINT0 圖 鍵盤(pán)接口電 路 21 顯示電路 LED 顯示模塊 發(fā)光二極管 LED 是一種通電后能發(fā)光的半導(dǎo)體器件，其導(dǎo)電性質(zhì)與普通二極管類(lèi)似。每一個(gè)時(shí)鐘信號(hào)的上升沿加到CLK 端時(shí)，移位寄存器移一位， 8 個(gè)時(shí)鐘脈沖過(guò)后， 8位二進(jìn)制數(shù) 全部移入 74LS164 中。 As 為自校與測(cè)頻選擇，接單片機(jī)的 引腳， FX 接標(biāo)準(zhǔn)頻率輸入， FS 接被測(cè)頻率輸入。 圖 測(cè)頻模塊的波形圖 脈寬控制電路 脈寬控制電路原理圖如圖 所示。計(jì)數(shù)器是以二進(jìn)制數(shù)據(jù)的形式計(jì)數(shù)，由于標(biāo)準(zhǔn)頻率信號(hào)的頻率為 40MHz，為了提高測(cè)量精度，因此將計(jì)數(shù)器的位數(shù)設(shè)為 32 位。單片機(jī)引腳分配如下： ⑴ sel2~sel0:單片機(jī)的數(shù)據(jù)總線為 8 位，但是系統(tǒng)的兩個(gè)計(jì)數(shù)器的總位數(shù)為 64 位，因此單片機(jī)需要分 8 次將計(jì)數(shù)器的結(jié)果讀入。 MUX21 選擇器硬件描述語(yǔ)言 VHDL描述語(yǔ)言見(jiàn)附錄 C(4)。本設(shè)計(jì)中的 D 觸發(fā)器為帶有異步 30 清零功能的 D 觸發(fā)器。門(mén)控時(shí)間結(jié)束后，單片機(jī)將門(mén)控信號(hào) CL 置為低電平，在被測(cè)信號(hào)的下一個(gè)脈沖的上升沿到來(lái)時(shí)，兩個(gè)計(jì)數(shù)器將同時(shí)停 止工作。 CLR 為低電平時(shí)，計(jì)數(shù)器使能端 BENA 為低電平，測(cè)頻 /測(cè)周期電路不工作，系統(tǒng)清零。每個(gè)發(fā)光二極管的陽(yáng)極通過(guò)電阻與輸入端相連。 鍵盤(pán)控制命令由鍵盤(pán)掃描譯碼電路讀入，當(dāng)有按鍵按下 時(shí)向單片機(jī)發(fā)出中斷請(qǐng)求讀取鍵值。 VHDL 語(yǔ)言的移植能力就是指同一個(gè)設(shè)計(jì)的 VHDL 語(yǔ)言描述可以從一個(gè)模擬工具移植到另一個(gè)模擬工具、從一個(gè)綜合工具移植到另一個(gè)綜合工具或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)。 16 C語(yǔ) 言程序本身不依 賴 于機(jī)器硬件系 統(tǒng) ，基本上不作修改就可 將 程序 從 不同的 單 片機(jī)中移植 過(guò)來(lái) 。 ⑴ 開(kāi)放式的界面。每個(gè) FLEX10K 14 器件都包含一個(gè)嵌入式陣列，它為設(shè)計(jì)者提供了有效的嵌入式門(mén)陣列和靈活的可編程邏輯。它是大規(guī)模集成電路技術(shù)飛速發(fā)展與計(jì)算機(jī)輔 13 助設(shè)計(jì)、計(jì)算機(jī)輔助生產(chǎn)和計(jì)算機(jī)輔助測(cè)試相結(jié)合的一種產(chǎn)物，是現(xiàn)代數(shù)字系統(tǒng)向超高集成度、超低功耗、超小封裝和專(zhuān)用化方向發(fā)展的重要基礎(chǔ) 。 XTAL2: 來(lái)自反向振蕩器的輸出。 P1 口當(dāng)用作外部程序存儲(chǔ)器或外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出 16 位地址的高八位。同時(shí)，基于芯片的設(shè)計(jì)可以減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗。其原理圖如圖 所示。 ⑷ 完成了頻率計(jì)的系統(tǒng)硬件電路的設(shè)計(jì)，同時(shí)完成了基于數(shù)字硬件電路設(shè)計(jì)平臺(tái)Max+plusⅡ的 FPGA 硬件電路設(shè)計(jì)， FPGA 模塊用來(lái)完成高速計(jì)數(shù)器的功能；單片機(jī)完成測(cè)試控制、數(shù)據(jù)處理等功能，并對(duì)整個(gè)系統(tǒng)進(jìn)行總體控制。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此 FPGA 能夠反復(fù)使用。在被測(cè)信號(hào)中，較多的是模擬和數(shù)字開(kāi)關(guān)信號(hào)，此外還經(jīng)常遇到以頻率為參數(shù)的測(cè)量信號(hào)，例如流量、轉(zhuǎn)速、晶壓力傳感器以及經(jīng)過(guò)參變量―頻率轉(zhuǎn)換后的信號(hào)等等。其中硬件電路包括鍵盤(pán)控 制模塊、顯示模塊和測(cè)量模塊，鍵盤(pán)模塊采用獨(dú)立式的鍵盤(pán)，實(shí)現(xiàn)了 測(cè)頻功能 ，還實(shí)現(xiàn)了 周期、脈寬、占空比測(cè)量等功能的選擇；顯示模塊采用靜態(tài)顯示方式，因此電路結(jié)構(gòu)簡(jiǎn)單，顯示方便； AT89C51 單片機(jī)的軟件編程采用靈活易讀的 C 語(yǔ)言。該數(shù)字頻率計(jì)的設(shè)計(jì)及實(shí)現(xiàn)應(yīng)用計(jì)數(shù) 器法，基于上述優(yōu)勢(shì)開(kāi)發(fā)的頻率計(jì)具有良好的應(yīng)用價(jià)值和推廣前景。 3 基于 EDA 技術(shù)正在承擔(dān)起越來(lái)越多的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。組合法是指在低頻時(shí)采用直接測(cè)量周期法測(cè)量信號(hào)的周期，然后換算成頻率。在此期間， BZH 和 TF 分別對(duì) 標(biāo)準(zhǔn)頻率信號(hào) (頻率為 Fs)和 被測(cè)信號(hào)（頻率為 Fx） 同時(shí)計(jì)數(shù)。 ⑴ AT89C51 的主要特性如下 : ●與 MCS51 兼容 ● 4K 字節(jié)可編程快閃存儲(chǔ)器 ●壽命 :1000 次寫(xiě) /擦 10 ●數(shù)據(jù)保留時(shí)間：十年 ● 128*8 位內(nèi)部 RAM ● 32 可編程 I/0 線 ●兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 ●五個(gè)中斷源 ●可編程串行通道 ●低功耗的閑置和掉電模式 ●片內(nèi)振蕩器和時(shí)鐘電路 ⑵ 其管腳的具體說(shuō)明如下： VCC: 供電電壓 GND: 接地 P0 口： P0 口為一個(gè) 8 位漏級(jí)開(kāi)路雙向 I/O 口，每個(gè)引腳可驅(qū)動(dòng) 8 個(gè) TTL 門(mén)電流。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。在芯片擦除操作中，代碼陣列全被寫(xiě)“ 1”且在任何非空存儲(chǔ)字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。工作時(shí)這些配置數(shù)據(jù)存放在片內(nèi)的 SRAM 或熔絲上。 ⑸ 功能強(qiáng)大的 I/O 引腳 每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸出使能控制；每個(gè) I/O 引腳都有漏極開(kāi)路選擇；可編程輸出電壓擺率控制可以減小開(kāi)關(guān)噪聲。 MAX+plusⅡ軟件的設(shè)計(jì)輸入、處理、檢驗(yàn)功能完全集成于可編程邏輯開(kāi)發(fā)工具內(nèi)，從而可以更快的進(jìn)行調(diào)試，縮短開(kāi)發(fā)周期。 本設(shè)計(jì)采用的是 C51 的語(yǔ)言，因?yàn)?C 語(yǔ)言的可讀性好、通俗易懂。具體表現(xiàn)在： ⑴ 需要了解較多的硬件電路知識(shí)。 LED 數(shù)碼顯示器就是由發(fā)光二極管組合而成的一種新型顯示器件。CLR (第 9 管 腳 )為復(fù)位端，當(dāng) CLR =0 時(shí)，移位寄存器各位復(fù) 0，只有當(dāng) CLR =1 時(shí)，時(shí)鐘脈沖才起作用。測(cè)頻與自校選擇電路用于系統(tǒng)自檢，當(dāng) as 為高電平時(shí)，系統(tǒng)自檢開(kāi)始， FOUT 輸出標(biāo)準(zhǔn)頻率 BCLK, 26 將標(biāo)準(zhǔn)頻率作為被測(cè)頻率進(jìn)行測(cè)量，根據(jù)測(cè)量結(jié)果來(lái)判斷系統(tǒng)運(yùn)行是否正常；當(dāng) as 為低電平時(shí)，系統(tǒng)自檢結(jié)束， FOUT 輸出被測(cè)頻率 TCLK。該電路采用的是圖形輸入法。在計(jì)數(shù)器使能端 ENA 為高電平有效的情況下，每當(dāng)被測(cè)頻率信號(hào) CLR 有一個(gè)上升沿到達(dá)時(shí)，計(jì)數(shù)器的值便加 1，直至使能端 ENA 變?yōu)榈碗娖健?sel[2..0]引腳的作用就是控制多路通道的數(shù)據(jù)選擇。當(dāng)S 為邏輯 1 時(shí)輸出端與輸入信號(hào) B 相同，當(dāng) S 為邏輯 0 時(shí)，輸出信號(hào) Z 與輸入信 號(hào) A 相同，其工作波形圖如圖 所示 。 圖 脈寬控制電路波形圖 硬件電路的 VHDL 語(yǔ)言描述 D 觸發(fā)器 D 觸發(fā)器是現(xiàn)代數(shù)字系統(tǒng)中最基本的時(shí)序單 元和低層元件，許多功能電路都有其構(gòu)成， D 觸發(fā)器因不同的應(yīng)用場(chǎng)合的設(shè)計(jì)是十分必要的。接下來(lái)，單片機(jī)將門(mén)控信號(hào) CL 置為高電平，由被測(cè)信號(hào)的上升沿將兩個(gè)計(jì)數(shù)器同時(shí)打開(kāi)，對(duì)被測(cè)頻率和標(biāo)準(zhǔn)頻率同時(shí)進(jìn)行計(jì)數(shù)。當(dāng) Spul 為高電平時(shí)，測(cè)頻 /測(cè)周期模塊的 32 位計(jì)數(shù)器的輸入使能由 D 觸發(fā) 器控制，其測(cè)量預(yù)置門(mén)控時(shí)間為被測(cè)信號(hào)周期的整數(shù)倍，此時(shí)計(jì)數(shù)值用來(lái)計(jì)算被測(cè)信號(hào)的頻率；當(dāng) SPUL 為低電平時(shí)，標(biāo)準(zhǔn)計(jì)數(shù)器的輸入使能由附加 模塊的 PL 輸出來(lái)控制，測(cè)量門(mén)控時(shí)間為被測(cè)信號(hào)的一個(gè)正脈寬的時(shí)間或一個(gè)負(fù)脈寬的時(shí)間寬度，此時(shí)標(biāo)準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)值用來(lái)測(cè)量被測(cè)信號(hào)的脈寬寬 度。把發(fā)光二極管的陰極連在一起構(gòu)成公共陰極，使用時(shí)公共陰極接地。 單 片 機(jī)A T 8 9 C 5 1F P G A測(cè) 頻 模 塊時(shí) 鐘 電 路4 0 M H z標(biāo) 準(zhǔn) 頻 率電 源鍵 盤(pán) 輸 入顯 示 模 塊自 校 信 號(hào)被 測(cè) 信 號(hào) 圖 等精度測(cè)頻系統(tǒng)框圖 20 鍵盤(pán)接口電路 本設(shè)計(jì)采用獨(dú)立式鍵盤(pán)，其一般應(yīng)用在