【正文】 DIT，所以著重討論 DIT 的原理。 每一級 rW 因子分布有如下規(guī)律： 0?m 級， rW2 ， 0?r 1?m 級， rW4 ， 0?r ， 1 2?m 級， rW8 ， 0?r ， 1， 2， 3 : : : : : : 1??Mm 級， rNW ， 0?r ， 1， 2，?， 12/ ?N 因此，可以得出 rW 因子的一般分布規(guī)律為 第 m 級， rmW12?， 0?r ， 1， 2，?， m2 蝶形運算的基本原理 對于任何一個 2 的整數冪 MN 2? ，總可以通過 M 次分解后成為 2 點的 DFT 東北電力大學本科畢業(yè)設計論文 18 計算。具體連接原理圖如圖 41 所示： 圖 41 TPS767D318 具體連接原理圖 時鐘電路設計 工作時鐘的設定：外部輸入的時鐘經過倍頻以后，產生 CPU 的工作時鐘以 東北電力大學本科畢業(yè)設計論文 21 及同步接口所需的時鐘信號，時鐘信號的好壞直接決定了系統(tǒng)的穩(wěn)定性，TMS320VC5402 提供了內部和外部兩種方式的時鐘發(fā)生模式。 表 41 存儲器地址分配 存儲器 存儲器地址 映射 IO 映射 DATA 映射 PROG FLASH 0000007FFF 8000FFFF 8000FFFF 080000FFFF 080000FFFF / / 280002FFFF 1000017FFF / / 180001FFFF 180001FFFF / / 380003FFFF SDRAM 00007FFF / / 0000007FFF 8000FFFF / / 8000087FFF 3. 3VF L A S H C ER A M C ER A M W EF L A S H R E TV c cD 0~ D 15 D 0~ D 15A 0~ A 16A 0~ 16/ B Y T E/ C E/ C E/ W E/ R E S E TV s sV s sR 10kC 100pF3. 3VA M 29L V 200 BA 0~ A 15A 0~ A 15/ L B/ C B/ C E/ C E/ W ER A M C ER A MR A MD 0~ D 15 D 0~ D 15V c cV c cGNDGNDRC0. 1uF3. 3VC0. 1uFI S 61C 641 6 圖 43 FLASH 和 SDRAM 的電路原理連接圖 復位電路設計 復位電路 ]15[ 對 DSP 系統(tǒng)非常重要，為了保證 DSP 在電源未達到要求的電平 東北電力大學本科畢業(yè)設計論文 23 時不會出現不受控制的狀態(tài)，就必須在系統(tǒng)中加入復位電路。 該款 AD 的主要特性 該款 AD 的特性主要有： ? 一種雙采樣保持器 10 位 20 MSPS 的 A/D 轉換器 ? 低功耗 完整的 CMOS 雙模數轉換器功能消耗低 215 毫瓦（ 3V）。輸出信號 D0~D9 和 CPU 相連接。具體的設計圖如 0~2V 模擬信號輸入的原理圖。表 42 列出了 JTAG 接口的各信號含義。 PPV 是寫或擦操作。 4） 系統(tǒng)預留各種外設接口，包括外中斷、 HPI、串口、外部 I/O 接口等，可以外擴數據采集、控制模塊等。 1， 5 166。這樣，利用組合和分解技術就可以實現實數 FFT 變換，比普通的 FFT 變換快 2 倍左右。在這個硬件平臺上使用 EXP 指令可對累加器 A 或 B 中的數進行指數提取，并將提取出的指數值以二進制補碼的形式（ 8~31）存儲在暫存器 T 中。 40 位 ALU 功能框圖如圖 24 所示。 當處理器復位時，復位和中斷向量都映射到程序存儲器空間的 FF80H。 TMS320C54x 是 TI 公司于 1996 年推出的第一代定點數字信號處理器 。 （ 6） 掃描時間（ Sweep Time） 即進行一次全頻率范圍的掃描、并完成測量所需的時間，也叫分析時間。頻率范圍擴展到 100Hz~20GHz，分辨力帶寬達到 10Hz。因此，FFT 成為 頻譜分析的核心算法 ]64[? 。 現代頻譜分析儀 基于快速傅里葉變換（ FFT）的現代頻譜分析儀，通過傅里葉運算將被測信號分解成分立的頻率分量，達到與傳統(tǒng)頻譜分析儀同樣的效果。頻譜分析儀對于信號分析來說是必不可少的，它可以利用頻率對信號進行分析。 傳統(tǒng)頻譜分析儀 傳統(tǒng)的頻譜分析儀的前端電路是一定帶寬內可調諧的接收機，輸入信號經變頻器變頻后由低通濾波器輸出，濾波輸出作為垂直分量，頻率 作為水平分量，在示波器屏幕上繪出坐標圖，就是輸入信號的頻譜圖，由于變頻器可以達到很寬的頻率，例如 30Hz~30GHz；與外部混頻器配合，可擴展到 100GHz 以上。 頻譜分析主要就是將時域信號轉化為頻域進行處理，一般要求使用時窗技術，如快速傅里葉變換（ FFT）、離散傅里葉變換（ DFT）等 。 頻譜分析儀發(fā)展現狀 30 年代末期，第一代掃頻式頻譜儀誕生。ATTEN 的 AT606 的動態(tài)范圍： 60~+6dBm。最后一章則指出了本論文的一些特點及其不足之處，并提出了一些改善方法，指明了下一步的研究方向。 I/O 存儲器空間可與存儲器映射外圍設備相接口，也可以作為附加的數據存儲器空間使用 ]15[ 。 CPU 的基本組成如下： 40bit 算術邏輯運算單元 （ ALU）； 2 個 40bit 累加器A 和 B； 1 個 40bit 桶形移位寄存器；乘法器 /加法器單元（ MAC）；比較、選擇和存儲單元（ CSSU）；指數編碼器； CPU 狀態(tài)和控制寄存器；兩個地址發(fā)生器。 東北電力大學本科畢業(yè)設計論文 12 圖 27 比較、選擇和存儲單元（ CSSU）功能框圖 ? 指數編碼器 指數編碼器是一個用于支持指數運算指令的專用硬件，可以在單周期內執(zhí)行EXP 指令，求出累加器中數的指數值。 快速傅里葉變換（ FFT） ]18[ 是計算 N 點離散傅里葉變換（ DFT）的高效算法，而 DFT 是數字信號處理中常用的一種算法，用來對信號頻譜進行分析。第一次按奇、偶分開，得到 兩組 N/2 點的DFT， x(n)的序列號為 0， 2， 4， 6 166。 一個完整獨立的最小系統(tǒng)至少應該包含以下內容： 1） 系統(tǒng)上電可以獨立運行用戶最終程序，不需依賴計算機 /仿真器等設備開發(fā)。該器件采用 44 引腳 S0,48 引腳 TSOP 封裝，和 48ball FBGA封裝。 JTAG 硬件電路結合仿真器和仿真軟件（ Emulator），可以訪問 DSP 內部的所有資源，包括片內寄存器以及所有的存儲器，從而可提供實時硬件在線仿真與調 試的環(huán)境，便于開發(fā)人員進行系統(tǒng)軟件調試。邏輯復用器是由 SELECT 決定輸出情況，其輸出可由 CHIPSELECT 來設定其是否處 于高阻態(tài)。該轉換器是雙 10 位電壓輸出數模轉換器，具有靈活的 3 線串行接口。 ? 在大多數應用中，片上模擬輸入緩沖器無需外部運算放大器。 對于復位電路的設計，一方面應確保復位的低電平時間足夠長（一般需要20ms 以上），保證 DSP 可靠復位；另一方面應確保電路具有良好的穩(wěn)定性，防止 DSP 誤復位。即 CLKMD CLKMDCLKMD3 分別設置為“ 0”、“ 0”、“ 1”。 功率譜的計算 用 FFT 計算 x(n)的頻譜，即計算 ????? 10 )()(NnnkNWnxkX （ 323） )(kX 一般是實部 )(kXR 和虛部 )(kXI 組成的復數，即 )(kX = )(kXR +j )(kXI （ 324） 因此， 只需要將 FFT 變換好的數據按照虛部的平方加上實部的平方， 然后再對得到的數據進行開方，就能得到功率譜密度 ]19[ 。在基 2FFT 中，N=2M，共有 M 級運算，每級有 N/2 個 2 點 FFT 蝶形運算，因此 N 點 FFT 共有（ N/2） log2N 個蝶形運算。具體使用情況可以參閱文獻[17]。 D B 15~ D B 0C B 15~ C B 0M U X符號控制桶形移位器（ 16~ 31 ）M S W / L S W寫選擇E B 15~ E B 0累加器 A累加器 B4040B AD C1616S X MTC （測試位） T ： 16~ 31A S M （ 4~ 0 ） ： 16~ 15指令寄存器立即數 ： 16~ 15 或 0~ 1540A L UC S S U16 圖 25 40 位桶形移位器的功能框圖 東北電力大學本科畢業(yè)設計論文 11 ? 乘法器 /加法器單元 TMS320C54x CPU 中的 MAC 單元有一個 17 位 17 位的硬件乘法器，并且附帶了一個 40 位的專用加法器，可以在單周期內完成一次乘法累加運算。 I/O 存儲器空間有 64K 字尋址范圍（ 0000H~FFFFH）且只存在于片外。 ? 3 條數據總線（ CB、 DB 和 EB） 3 條數據總線（ CB、 DB 和 EB）將內部各單元（如 CPU、數據地址生成電路、程序地 址生成電路，片內外圍設備以及數據存儲器）連接在一起。硬件方面設計主要原理是：通過信號發(fā)送器產生的 0~2V 模擬信號，經過 AD 采樣，送到 DSP進行 FFT 數字處理等過 程后，由 DA 將數字信號轉化成模擬信號，再通過示波器來顯示，完成頻譜分析，其間的時序控制和地址碼編譯由 CPLD 完成。 ATTEN 的 AT606 的輸入頻率范圍 ~650MHz； MS2711D 的頻率范圍 60K~3GHz，而 Anritsu 安立的 MS2665C 頻譜儀輸入頻率范圍：9KHz~，整體而言，目前輸入頻率范圍有所擴大。在雷達信號處理中可以根據回波信號的功率譜密度、譜峰的寬度、高度和位置可以確定運動目標的位置、輻射強度和運動速度。 FFT 運算時間與取樣點數成對數關系，頻譜分析儀需要高頻率、高分辨率和高速運算時，要選用高速的 FFT 硬件，或者相應的數字信號處理器（ DSP）。 Due to the CPU adopts FFT algorithm, so the principle of FFT is introduced and its implementation on TMS320VC5402. Finally, this paper briefly introduces the integrated development environment CCS for the development of DSP. Keywords： TMS320VC5402； Spectrum analyzer； FFT； Power spectrum III 東北電力大學本科畢業(yè)設計論文 目 錄 摘要 ................................................................................................................................. I Abstract ..........................................................................................................................II 第 1 章 緒論 .................................................................................................................. 1 課題背景及其研究現狀 .................................................................................. 1 頻譜分析儀發(fā)展現狀 ...................................................................................... 3 主要研究方法（手段） .................................................................................. 4 設計方案介紹 .................................................................................