【正文】 ownto 16) when sel=010 else 大學本科生畢業(yè)設計（論文） 24 bzq(31 downto 24) when sel=011 else tsq(7 downto 0) when sel=100 else tsq(15 downto 8) when sel=101 else tsq(23 downto 16) when sel=110 else tsq(31 downto 24) when sel=111 else tsq(31 downto 24)。139。039。039。139。 when ss=11 else 39。 大學本科生畢業(yè)設計（論文） 26 sbit sel1=P0^5。 DelayUs(250)。 Data=c。 WriteCommand(0x0c)。 if(k3==0) { init()。 sel0=1。 大學本科生畢業(yè)設計（論文） 31 t=t+d。 TimeNum[2]=39。 TimeNum[10]=(s%1000)/100+39。 ///按鍵 K4按下，測量占空比 DelayMs(5)。 n1 = 8。 _nop_()。 大學本科生畢業(yè)設計（論文） 34 sel0=1。 39。 39。 ShowString(0,Test1)。 39。 39。 n2 = 8。 DelayMs(10)。 n1=d。 sprintf(Test1,FREQ: )。 TimeNum[8]=(s%100000)/10000+39。 TimeNum[0]=39。 sel2=1。 b = 8。 sprintf(TimeNum,Bi Ye She Ji )。i++) ShowChar (l++,*(ptr+i))。 RS=1。 ust=us1。 附錄 2 單片機相關程序 include include include ////*****等精度頻率計端口定義 ******//////// sbit clr=P0^0。end if。 elsif clk239。q3。 end process。 end if。 signal ma,clk1,clk2,clk3:std_logic。 在此，謹向?qū)煴硎境绺叩木匆夂椭孕牡母兄x ！ 同時，也對 我們 08 屆電子信息科學專業(yè)的各位領導和老師的辛苦勞動表示由衷感謝！ 大學本科生畢業(yè)設計（論文） 22 參考文獻 1. 潘松 黃繼業(yè)， EDA技術實用教程，科學出版社， 20xx 2. 閻石等，數(shù)字電子技術基礎，高等教育出版社， 20xx 3. 李云 侯傳教等， VHDL電路實用教材，機械工業(yè)出版社， 20xx 4. 譚浩 強， C程序設計，清華大學出版社， 20xx 5. 倪云峰等 ,單片機原理與應用，西安電子科技大學出版社， 20xx 6. 陳海宴， 51單片機原理及應用，北京航空航天大學出版社， 20xx 大學本科生畢業(yè)設計（論文） 23 附錄 附錄 1:等精度頻率計相關程序 library ieee。 LEDA和 LEDK為背光電源， LEDA接 5V正電源， LEDK接 GND。這是初始化操作。它的閘門時間不是固定值，而是被測信號周期的整數(shù)倍，即與被測信號同步。 程序 ROM， LPM_ROM。 大學本科生畢業(yè)設計（論文） 7 第三章 系統(tǒng)設計 8051 單片機介紹 MSC51 系列單片機的內(nèi)部結構由八部分組成，以 80C51 單片機為例，其內(nèi)部按功能可劃分為 CPU、存儲器、 I/O 端口、定時 /計數(shù)器、中斷系統(tǒng)等模塊。用 VHDL 編寫測頻模塊，對 FPGA 中的單片機核編寫輸入、顯示等程序，完成等精度頻率計的設計。傳統(tǒng)測頻原理的頻率計的測量精度將隨被測信號頻率的下降而下降，在使用中有較大的局限性，而等精度頻率計不但具有較高的測量精度，而且整個頻率區(qū)域能保持恒定的測試精度。長期以來，單片機以其性價比高、體積小、功能靈活等方面的獨特優(yōu)點被廣泛應用。目前許多實用 SOC 應用系統(tǒng)都使用此類通用 CPU 實現(xiàn)設計。 與普通 8051 不同， 8051 單片機核的 4 個 I/O 口是分開的。 圖 33 中， P0I[7..0]、 P1I[7..0]、 P2I[7..0]、 P3I[7..0]分別為 P0、 P P P3 口的輸入口； P0O[7..0]、 P1O[7..0]、 P2O[7..0]、 P3O[7..0]分別為 P0、 P P P3 口的輸出口。 等精度測頻實現(xiàn) 等精度頻率計的實現(xiàn)可以簡單地用圖 36 和波形圖 37 來說明設。HS1624 液晶模塊是一種用 5x7點陣圖形來顯示字符的液晶顯示器，根據(jù)顯示的容量可以分為 1行 16個字、 2 行 16個字等。 圖 411 圖 412 單片機程序 和 VHDL 程序編譯在一起下載到 FPGA 中 點擊 ROM，文件路徑該成如圖 421 所示點“ ./ASM”表示把單片機的 hex 文件存在當前工程 ASM 中。 eend:out std_logic。)。event and tclk=39。 end if。139。 then q3=39。039。 sbit k4=P3^4。 RW=0。 else p=pos+0x80。 DelayMs(2)。 大學本科生畢業(yè)設計（論文） 30 sel2=0。 sel0=0。 t=t+d。 39。039。 _nop_()。 n1=8。 sel2=0。 sel0=0。 TimeNum[6]=s%10+39。 TimeNum[14]=39。 TimeNum[15]=39。 TimeNum[7]=39。 n2=n2+d。 sel0=1。 sel2=0。 clr=0。H39。039。 sel1=0。 b=b+d。 sel0=1。 DelayMs(2)。 WriteData (c)。 E=1。 sbit RW = P3^1。139。 elsif clk339。 end process。 ma=(tclk and cl)or not(tclk or cl)。 then if ena=39。event and bclk=39。 data:out std_logic_vector(7 downto 0))。用 VHDL 語言設計采集頻率的部分，將測頻結果送到 8051 單片機 IP 核中處理， 8051 單片機軟核再驅(qū)動液晶顯示測頻和占空比數(shù)據(jù)。 V0為液晶顯示器對比度調(diào)整端，接正電源時對比度最弱，接地電源時對比度最高，對比度過高時會產(chǎn)生“陰影”，使用時可以通過一個 10K 的電位器調(diào)整對比度。 BZH 和 TF 模塊是兩個可控的 32位高速計數(shù)器， BENA 和 ENA 分別是它們的計數(shù)允許信號端，高電平有效。 圖 33 基本 8051CPU 核應用 大學本科生畢業(yè)設計（論文） 10 等精度頻率計設計 等精度測頻原理 等精度測頻的實現(xiàn)方法可簡化為圖 34 所示。 圖 32 8051V1 原理圖元件 大學本科生畢業(yè)設計（論文） 9 8051 單片機 IP 軟核實用系統(tǒng)構建 8051V1 核在接上了 ROM 和 RAM 后就成為一個完整的 8051 單片 機了，圖 33 是根據(jù)任務要求繪制的 8051V1 核實用系統(tǒng)的最基本構建頂層原理圖，主要由 4 個部件構成： 8051V1 核。再加上 FPGA本身的高速性能，完成許多高性能指標的系統(tǒng)功能將變得十分容易；而把 CPU、鎖相環(huán)、數(shù)據(jù) RAM、程序 ROM、接口模塊、通信模塊、顯示控制模塊、數(shù)據(jù)采樣和信號發(fā)生模塊等等，都放在同一片 FPGA 內(nèi)，從而構成 SOC 系統(tǒng)，這將使系統(tǒng)的設計效率和系統(tǒng)性能獲得極大的提高，這也是現(xiàn)代電子設計技術的發(fā)展方向。為了達到處理速度和控制靈活性方面的需求，采用微控制器和可編程邏輯器件設計單片機嵌入式系統(tǒng)。 IP 核是將一些在數(shù)字電路中常用但比較復雜的功能模塊，設計成可修改參數(shù)的模塊，讓用戶可以直接調(diào)用這些模塊。本課題主要是應用已做好的 8051 IP 核設計等精度頻率計。通過鎖 相環(huán)將單片機時鐘設置為 40MHz。 嵌入式鎖相環(huán) PLL50。當預置門信號為低電平的時候，后面而來的被測信號的上升沿將使兩個計數(shù)器同時關閉，所測得的頻