【正文】 IP 軟核介紹 ............................................ 7 8051 單片機 IP 軟核實用系統(tǒng)構(gòu)建 .................................... 9 等精度頻率計設(shè)計 ................................................. 10 等精度測頻原理 .............................................. 10 等精度測頻實現(xiàn) .............................................. 11 測量占空比的原理 ............................................ 13 測量占空比的實現(xiàn) ............................................ 13 單片機的功能 ..................................................... 14 數(shù)據(jù)傳輸 .................................................... 14 液晶顯示 ................................................... 15 單片機與 FPGA 的組合應(yīng)用 .......................................... 16 第四章 程序調(diào)試 ......................................................... 17 等精度頻率計程序 ................................................. 17 單片機程序和 VHDL 程序編譯在一起下載到 FPGA 中 ..................... 17 第五章 結(jié)果討論 ......................................................... 19 總結(jié) .................................................................... 20 致謝 .................................................................... 21 參考文獻 ................................................................ 22 附錄 .................................................................... 23 附錄 1：等精度頻率計相關(guān)程序 ............................................. 23 附錄 2 單片機相關(guān)程序 .................................................... 25 大學(xué)本科生畢業(yè)設(shè)計（論文） 3 第一章 緒論 課題研究背景及意義 隨著可編程邏輯設(shè)計技術(shù)的發(fā)展，每個邏輯器件中門電路的數(shù)量越來越多，一個邏輯器件就可以完成本來由很多分立邏輯器件和存儲芯片完成的功能。但受其內(nèi)部資源的限制，單片機需要在片外擴展相關(guān)資源。 大學(xué)本科生畢業(yè)設(shè)計（論文） 4 圖 11 實驗系統(tǒng)總框架圖 大學(xué)本科生畢業(yè)設(shè)計（論文） 5 第二章 杭州康芯公司 KX2C5F+開發(fā)板介紹 KX2C5F+系統(tǒng)簡介 KX2C5F+系統(tǒng)是康芯公司電子設(shè)計競賽作品板，其系統(tǒng)硬件結(jié)構(gòu)組成如下： KX2C5F+系統(tǒng)選用 Altera 公司 CycloneII 系列 EP2C5T144 FPGA。 電子設(shè)計競賽中，需要實現(xiàn)高速算法或高速控制的項目越來越多，如此高速的單片機核，幾乎可以用 來完成某些 DSP 功能，如語音處理，壓縮和頻譜分析等。 圖 31 MCS51 系列單片機引腳 8051 單片機 IP 軟核介紹 CPU8051V1 是康芯公司提供的 8051 單片機核，由 VQM 原碼 (Verilog Quartus Mapping File)表述： ，可直接調(diào)用。例如 P1 口，其輸入端 P1I 和輸出端 P1O 是分開的，如果需要使用 P1 口的雙向口功能，必須外接一些電路才能實現(xiàn)。圖 33 中設(shè)置的 ROM 容量是 4K 字節(jié)，對于一般的應(yīng)用足夠了。各口的應(yīng)用再根據(jù)任務(wù)要求進行連線。 如圖 35 在測試過程中，有兩個計數(shù)器分別對標(biāo)準(zhǔn)信號和被測信號同時計數(shù)。圖 34 中“預(yù)置門控信號” CL可由單片機發(fā)出，可以證明，在 1 秒至 秒間的選擇范圍內(nèi)， CL的時間寬度對測量精度幾乎沒有影響，在此設(shè)其寬 度為 Tpr。設(shè) BZH 對正脈寬的計數(shù)值為 N1，對負(fù)脈寬的計數(shù)值為 N2，則周期計數(shù)值為 N1+N2，于是占空比為 : 占空比 =(N1*100%)/(N1+N2) 占空比的測量流程如下圖 39 所示： 圖 39 占空比測量流程圖 測量占空比的波形仿真見下圖 310 占空比仿真波形， BCLK 為標(biāo)準(zhǔn)頻率信號為40MHz， TCLK 為被測頻率信號， CL預(yù)置門信號設(shè)置為低電平，給清零信號 CLR 一個有效電平（高電平有效），等待 EEND 由低電平跳變?yōu)楦?電平時表示對被測信號的一個負(fù)脈寬計數(shù)結(jié)束，此時讀取標(biāo)準(zhǔn)計數(shù)器的數(shù)據(jù)標(biāo)記為 N1，然后再給出清零信號 CLR 一個有效電平，預(yù)置門控信號設(shè)置為高電平，等待 EEND 由低電平跳變?yōu)楦唠娖綍r表示對被測信號的一個正脈寬計數(shù)結(jié)束，此時再讀取標(biāo)準(zhǔn)計數(shù)器的數(shù)據(jù)標(biāo)記為 N2，對 N1， N2進行簡單的算術(shù)運算就可以得到占空比。 HS1624采用標(biāo)準(zhǔn)的 16腳接口，其中 VSS為地電源， VDD接 5V正電源。 液晶顯示模塊是一個慢顯示器件，所以在執(zhí)行每條指令之前一定要確認(rèn)模塊的忙標(biāo)志為低電平，表示不忙，否則此指令失效。 大學(xué)本科生畢業(yè)設(shè)計（論文） 18 圖 421 點擊“ Tool”選擇“ Programmer”，再點擊“ start”進行下載“ progress”顯示 100%表示下載成功，如下圖 422 圖 422 大學(xué)本科生畢業(yè)設(shè)計（論文） 19 第五章 結(jié)果討論 信號發(fā)生器發(fā)發(fā)出的頻率 實際值 測量值 誤差 16MHz 1999799Hz 1997929Hz % 10MHz 9999213Hz 9989659Hz % 9MHz 8999195Hz 8990683 % 100K 99970Hz 99897Hz % 50K 49985Hz 49948Hz % 20K 19994Hz 19979Hz % 10K 9997Hz 9990Hz % 1K 999Hz 999Hz’ 0 500Hz 499Hz 499Hz 0 300Hz 299． 9Hz 299Hz 0 200Hz 199Hz 0 70Hz 69Hz 0 大學(xué)本科生畢業(yè)設(shè)計（論文） 20 總結(jié) 本 課題實現(xiàn)了用 FPGA 中的單片機 IP 核設(shè)計等精度頻率計的系統(tǒng)。 use 。 sel:in std_logic_vector(2 downto 0)。 signal ss:std_logic_vector(1 downto 0)。 elsif bclk39。 end process。139。139。 end process。139。end if。139。039。 pul=39。 bena=ena when spul=39。 sbit spul=P0^2。 ///******液晶的控制端口定義 ******////// sbit RS = P3^0。 } void DelayMs(unsigned int ms) { while(ms) { DelayUs(250)。 _nop_()。 _nop_()。 WriteCommand (p)。 WriteCommand(0x38)。 clr=0。 while(1) { if(k3==0)。 sel1=1。 sel2=0。 b=8。 sel0=0。 sel2=1。 TimeNum[1]=39。 TimeNum[5]=s/10000000+39。 TimeNum[9]=(s%10000)/1000+39。 TimeNum[14]=39。 ShowString(1,TimeNum)。 _nop_()。 sel1=1。 n1=n1+d。 _nop_()。 sel1=1。 sel2=0。 n2=8。 39。039。 39。 39。 } } }