【正文】 著作 “糾錯和檢錯編碼 ”為代表。 在程序設(shè)計上采用了一些宏定義等處理方法 ,可以提升運算速度 ,是 一種軟件方法的前向糾錯編碼技術(shù) 。 在程序設(shè)計上采用了一些宏定義等處理方法 ,可以提升運算速度 ,是一種軟件方法的前向糾錯編碼技術(shù) 。信道編碼器的作用是在信源編碼器輸出的代碼組上有目的地增加一些監(jiān)督碼元，使之具有檢錯或糾錯能力。應(yīng)用 VHDL 進行工程設(shè)計的優(yōu)點是多方面的。例如，在代數(shù)譯碼時，用矩陣法對譯碼原理的敘述和理解較方便。 USE 。 s : IN STD_LOGIC 。 SIGNAL z : STD_LOGIC_VECTOR(0to4)。 q:OUT STD_LOGIC)。特別是她多次詢問課程設(shè)計 進程，并為我們指點迷津，幫助我開拓思路，精心點撥，熱忱鼓勵。 孫林 基于 VHDL 的卷積碼編碼器的設(shè)計 第 14 頁 共 15 頁 14 致 謝 在論文即將完成之際，敲下“致謝”兩個字，心中無限感慨。 END xort4_1。 END shift6。 clk,clr : IN STD_LOGIC 。數(shù)字信息在有噪信道中傳輸時，會受到噪聲干擾的影響，誤碼總是不可避免的。 孫林 基于 VHDL 的卷積碼編碼器的設(shè)計 第 9 頁 共 15 頁 9 卷積碼的 編碼的基本原理 卷積碼的編碼器是由一個有 k 個輸入端、 n 個輸出端、 m 節(jié)移位寄存器所構(gòu)成的有限狀態(tài)的有記憶系統(tǒng)，通常稱它為時序網(wǎng)絡(luò)。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。20 世紀 50 年代信息論在學術(shù)界引起了巨大的反響。 應(yīng)當提交的文件： （ 1）課程設(shè)計報告。 （ 2）通過課題設(shè)計，掌握計算機組成原理的分析方法和設(shè)計方法。 Hanmming 提出的糾錯編碼理論正是為了解決這個問題。現(xiàn)在， VHDL 和 Verilog 作為 IEEE的工業(yè)標準硬件描述語言，又得到眾多 EDA 公 司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。以所舉的例子 (2， 1， 2)為例，則該編碼器的狀態(tài)有四種： 00， 10， 01 和 11，下面分別用 a， b， c， d來代替 。原因是通過 VHDL 描述的硬件系統(tǒng) “軟核 ”便于存檔，程序模塊的移植和 ASIC 設(shè)計源程序的交付更為方便。 q : OUT STD_LOGIC ) 。 USE 。 t:OUT STD_LOGIC)。其序運行情況基本達到了最初目的，達到了規(guī)定的要求。在此，我鄭重的向 陳元濤老師和張桂平老師道一聲：“老師辛苦了。仿真前設(shè)置輸入信息序列datain=“1111”，速率為 32bit/s，對應(yīng)時鐘為 。 END GENERATE。 SIGNAL a,q,dl , d2 , d3 , d4 , t : STD_LOGIC 。 dataout : OUT STD_LOGIC)。 卷積碼編碼器在一段時間內(nèi)輸出的 n位碼，不僅與本段時間內(nèi)的 k 位信息位有關(guān)，而且還與前面 m 段規(guī)定時間內(nèi)的信息位有關(guān)，這里的 m＝ N1 通常用（ n， k， m）表示卷積碼（注意：有些文獻中也用（ n， k，N）來表示卷積碼）。 （ 2） VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng) 的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。 1967 年維特比(Viterbi)提出了最大似然譯碼，它對存儲器級數(shù)較小的卷積碼的譯碼很容易實現(xiàn)，人們后來稱它為維特比算法或維特比譯碼，并被廣泛地應(yīng)用于現(xiàn)代科技中。 關(guān)鍵詞： VHDL、 卷 積碼 、程序設(shè)計、仿真 孫林 基于 VHDL 的卷積碼編碼器的設(shè)計 第 5 頁 共 15 頁 5 目 錄 1 引 言 ................................................................................... 6 論文選題背景 .................................錯誤 !未定義書簽。 1 長沙理工大學 《計算機組成原理》課程設(shè)計報告 孫林 學 院 計算機與通信工程 專 業(yè) 網(wǎng)絡(luò)工程