【正文】 ....................................................... 8 .................................................................................................................. 9 .................................................................................................... 9 D觸發(fā)器的設計 .................................................................................................. 13 ........................................................................................... 16 ............................................................................................................. 17 ............................................................................................... 17 .................................................................................................. 19 譯碼模塊 ...................................................................................................................... 21 寄存器設計 ........................................................................................................ 21 動態(tài)掃描電路 ..................................................................................................... 22 七段數(shù)碼管驅動電路的 VHDL設計 ....................................................................... 25 碼電路的設計 .................................................................................................. 26 ......................................................................................................... 28 3 頻率計測量頻率的頂層設計和仿真 ........................................................................................ 31 4 頻率計測量周期的層次化設計方 案 ........................................................................................ 32 ....................................................................................................................... 32 ....................................................................................................................... 32 ....................................................................................................................... 32 ....................................................................................................................... 36 ................................................................................................................ 38 5 頻率計測量周期頂層電路原理圖設計 ..................................................................................... 41 6 下載測試 ............................................................................................................................... 42 .............................................................................................................................. 42 ....................................................................................................................... 42 ............................................................................................................. 43 編程下載 ............................................................................................................ 43 測試 ................................................................................................................... 43 結 束 語 .................................................................................................................................... 44 致 謝 ......................................................................................................................................... 45 參考文獻： ................................................................................................................................. 46 廊坊燕京職業(yè)技術學院畢業(yè)論文（設計） 第 1 頁 共 47頁 基于 EDA 的數(shù)字頻率計的設計 摘 要 數(shù)字頻率計是直接用十進制數(shù)字來顯示被測信號頻率的一種測量裝置。s frequency accounts to have high speed, precision, credibility, the anti interference is strong and the spot programmable etc. advantage. Key words： The FPGA chip, VHDL language and digital cymometer, the digital cymometer account principle diagram and Max+plusII software and EDA technique. 廊坊燕京職業(yè)技術學院畢業(yè)論文（設計） 第 3 頁 共 47頁 引 言 所謂頻率，就是周期性信號在單位時間（ 1s）里變化的次數(shù)。 廊坊燕京職業(yè)技術學院畢業(yè)論文（設計） 第 7 頁 共 47頁 begin if rst=39。039。 use 。 then if cqi74 then cqi:=cqi+1。 use 。139。 編譯成功后生成元件圖如下： 生成元件圖 圖 9 D 觸發(fā)器的設計 其程序如下： library ieee。 廊坊燕京職業(yè)技術學院畢業(yè)論文（設計） 第 16 頁 共 47頁 元件圖 圖 13 控制信號發(fā)生器模塊 該模塊主要根據(jù)輸入高電平的 1S 閘門信號，產(chǎn)生計數(shù)允許信號 EN，該信號的高電平的持續(xù)時間即計數(shù)允許時間，與輸入的門閘控制時鐘脈沖周期相同；產(chǎn)生清零信號RST，在計數(shù)使能前對計數(shù)器先清零；產(chǎn)生存儲信號 LOAD，在計數(shù)結束后，利用上升沿把最新的頻率測量值保存在顯示寄存器中。 when10= y=c3。 end reg_4。 use 。 scan_clk=00。 when others=bus4=din1。 when0101= led7s=1101101。 a,b:out std_logic)。 end if。 entity