【正文】 東華理工大學長江學院畢業(yè)設計（論文） 致謝 致 謝經(jīng)過一學期的努力，我的畢業(yè)設計任務到了最后階段。PC值出錯處理NOP ；空操作NOP ；空操作 LJMP MIAN ；重新復位起動 END************************************************************************PROC DELAY2 ；軟件延時子程序2DELAY2: MOV R6,64HDELAY21: MOV R7,250 DJNZ R6,DFLAY21 RETNOP 。低位 MOV 4EH,96H MOV 4DH,98H MOV 4CH,00H MOV 4BH,0H MOV 4AH,0H RET NOP PC值出錯處理 NOP 。139。End if。 and cla=39。Signal cla:std_logic。Signal datab:std_logicvector(10 dwnto 0)。其VHDL源程序代碼入下； Phase measuring meter VHDL,programLibrary ieee。 （1）對輸入的40MHz始終脈沖clk進行4分頻，得到系統(tǒng)所需要的10MHz時標信號clkf。另外，由于送LED數(shù)碼管顯示的數(shù)據(jù)有相位差和頻率兩種，所以，應設置一個按鍵開關，以便實現(xiàn)顯示內(nèi)容的切換。s 這就是說，F(xiàn)PCA在采集相位差對應的時間差Т?時，至少要能分辯出0. 278 181。設計一個數(shù)字式相位測量儀，如圖11所示 東華理工大學長江學院畢業(yè)設計（論文） 系統(tǒng)軟件設計 相位測量數(shù)字顯示A輸入東華理工大學長江學院畢業(yè)設計（論文） 總體設計方案論證 B輸入東華理工大學長江學院畢業(yè)設計（論文） 系統(tǒng)硬件設計 圖11 相位測量儀示意圖東華理工大學長江學院畢業(yè)設計（論文） 總體設計方案論證 2 總體設計方案論證從功能角度來看，數(shù)字式相位測量儀(以后簡稱測量儀)需要完成正弦信號的頻率測量，以及兩個同頻正弦信號相位差的測量。 MCU are adopted, Lhus Lhe system is modularized,Lhe hardware is simple and Lhe operation is easy. The demonstration oI39。or national students.Keywords: MCU； Design strategy； Phase measuring instrument東華理工大學長江學院畢業(yè)設計（論文） 緒論 東華理工大學長江學院畢業(yè)設計（論文） 目錄 目 錄1緒論 1 1 本系統(tǒng)的簡單介紹 1 12總體設計方案論證 22. 1以MCU為核心的實現(xiàn)方案 22. 2以MCU與FPGA相結合的實現(xiàn)方案 43系統(tǒng)硬件設計 5 系統(tǒng)硬件電路總圖 53. 2系統(tǒng)硬件電路原理說明 5 6 FPGA電路部分 6 MCU電路部分 64系統(tǒng)軟件設計 74. 1軟件設計要完成的任務 7 FPGA部分的軟件設計 7 FPGA要完成的任務 74. 3 MCU部分的軟件設計 8 MCU控制FPGA的電路框圖 8 MCU控制FPGA的軟件設計思路 8 MCU控制FPGA各程序流程圖 84. 4 MCU控制顯示模塊的軟件設計 11 11 11 125程序 13 FPGA的VHDL源程序 13 單片機的匯編語言設計及源程序 17結束語 28致謝 29參考文獻 30東華理工大學長江學院畢業(yè)設計（論文） 緒論 311 緒 論 課題背景及研究意義隨著科學技術的突飛猛進的發(fā)展，電子技術廣泛的應用于工業(yè)、農(nóng)業(yè)、交通運輸、航空航天、國防建設等國民經(jīng)濟的諸多領域中，而電子測量技術又是電子技術中進行信息檢測的重要手段，在現(xiàn)代科學技術中占有舉足輕重的作用和地位。. 因此,在進行電子系統(tǒng)設計時,用MCU實現(xiàn)系統(tǒng)功能,FPGA完成系統(tǒng)指示。= 10 MHz后，就可以確定FPCA采用的二進制數(shù)據(jù)的位數(shù)。這種方案的框圖如圖32所示 硬件電路分為以下三部分： 輸入電路部分 輸人電路就是被測信號的整形電路，其任務是把任意波形(一般是正弦波)變換成矩形波。顯然，該二選一的數(shù)據(jù)選擇器的選擇信號應該是來自FPGA與MUC之間的握手信號（fen和dsel），這就表明FPGA的工作受控于MCU。clkac:out std_logicdataac:out std_logic_vector(18 downto 0)。Signal loada:std_logic。 End if。039。event anf clb=39。139。M=3。被除數(shù)的字節(jié)數(shù)為6 AD0=06HMOV 31H,03H 。北京：電子工業(yè)出版社，20009 余永權，89系列FLASH單片機原理與應用MCU從FPGA獲取數(shù)據(jù)，并經(jīng)過CPU計算、轉換等有關處理后，得到信號的頻率和相位差并送進LED數(shù)碼管顯示，并能夠滿足設計任務書中所提出的技術指標要求。PC值出錯處理NOP ；空操作NOP ；空操作LJMP MIAN ；重新復位起動TAB DB 88H,OEBH,04CH,049H,2BH ；自制的顯示模塊 DB 19H,18H,0CBH,08H,09H DB 0AH,38H,9CH,68H,1CH,IEH,00FH,2AH END********************************************************************PROC DELAYIDELAYI: ；軟件延時子程序1 CLR ALA MOV R6,64HDELAY11: MOV R7,250 DJNZ R7,$ DJNZ R6,DFLAY11 SETB ALA RETNOP 。讀FPGA數(shù)據(jù) LCALL ZHUBEIZHOUQI 裝入頻率除法數(shù)據(jù) CLR JNB ,DIVDD1 LJMP CHCHUDIVDD1:LCALL DIVD1 ；計算頻率 MOV 6FH,4FH MOV 6EH,4EH MOV 6DH,4DH MOV 6CH,4CH MOV 35H,4FH MOV 34H,4EH MOV 33H,4DH MOV 32H,4DH LCALL BCDST ；二進制轉換為BCD碼 MOV R0,30H MOV R1,3FH MOV R7,04H MOV 30H,0 MOV 31H,0 MOV 32H,0 MOV 33H,0 MOV 34H,0 MOV 35H,0 MOV 36H,0 LCALL BCD_2BCD MOV 70H,18 MOV 71H,30H MOV 72H,31H MOV 73H,32H MOV 74H,33H MOV 75H,34H MOV 76H,35HMIANWC:LCALL X3600 ；裝入相位計算數(shù)據(jù) LCALL MULNM MOV 4AH,5AH ；將以X3600位初始地址單元的積送入除法緩沖區(qū) MOV 4BH,5BH MOV 4CH,5CH MOV 4DH,5DH MOV 4EH,5EH MOV 4FH,5FH MOV 5FH,DATAL ；裝入被側周期時間 MOV 5EH,DATAH MOV 5DH,DATA3 LCALL DIVDI ；得到相位差值 MOV 35H,4FH MOV 34H,4EH MOV 33H,4DH MOV 32H,0 LCALL BCDST ；二進制轉換為BCD碼 MOV R0,30H MOV R1,3FH MOV R7,04H MOV 30H,0 MOV 31H,0 MOV 32H,0 MOV 3