【正文】 邏輯電路中，如一個(gè)電路在任一時(shí)刻的輸出狀態(tài)只取決于同一時(shí)刻輸入狀態(tài)的組合，而與電路的原有狀態(tài)沒(méi)有關(guān)系，則該電路稱為組合邏輯電路。4．3 思考題1． 什么叫半加器？什么叫全加器？它們的區(qū)別是什么？答：只考慮本位兩個(gè)二進(jìn)制數(shù)相加，而不考慮來(lái)自低位進(jìn)位數(shù)相加的運(yùn)算電路稱為半加器。3．為什么說(shuō)二進(jìn)制譯碼器很適合用于實(shí)現(xiàn)多輸出邏輯函數(shù)？答：因?yàn)?，二進(jìn)制譯碼器又叫全譯碼器，即輸出為全部最小項(xiàng)，且每個(gè)輸出為一個(gè)最小項(xiàng)，而任一邏輯函數(shù)都可變換為最小項(xiàng)表達(dá)式。兩個(gè)多位二進(jìn)制數(shù)進(jìn)行比較時(shí)，從高位到低位逐位進(jìn)行比較，只有在高位相應(yīng)的二進(jìn)制數(shù)相等時(shí)，才能進(jìn)行低位數(shù)的比較。當(dāng)R=S=1時(shí)，觸發(fā)器輸出狀態(tài)不定，這是不允許的，因此，存在約束條件RS＝0。6. 設(shè)上升邊沿觸發(fā)的D觸發(fā)器的初始狀態(tài)Q=0．試畫出下圖所示的CP和D信號(hào)作用下輸出端Q的波形。CP=1時(shí)，主觸發(fā)器工作，CP↓到達(dá)時(shí)，主觸發(fā)器保持原狀態(tài)不變，從觸發(fā)器工作，并跟隨主觸發(fā)器狀態(tài)變化，Qn+1=QMn+1，即 。8． 主從JK觸發(fā)器產(chǎn)生一次翻轉(zhuǎn)的原因是什么?它有什么危害性?如何防止產(chǎn)生一次翻轉(zhuǎn)?答： 這使得主從觸發(fā)器的使用受到一定的限制，降低了它的抗干擾能力。主觸發(fā)器被封鎖，并保持 CP↓到達(dá)之前的狀態(tài)不變。RS觸發(fā)器特性方程為：4．試將維持阻塞D觸發(fā)器轉(zhuǎn)換成RS觸發(fā)器，并寫出它的特性方程。答： 5．3 思考題1. 與基本RS觸發(fā)器相比．同步RS觸發(fā)器在電路結(jié)構(gòu)上有哪些特點(diǎn)？答：同步RS觸發(fā)器是在基本RS觸發(fā)器的基礎(chǔ)上增加了兩個(gè)由時(shí)鐘脈沖CP控制的門電路，使得觸發(fā)器在有同步脈沖時(shí)，根據(jù)輸入信號(hào)而改變狀態(tài)，而在沒(méi)有同步脈沖輸入時(shí)，觸發(fā)器保持原狀態(tài)不變。即僅有十個(gè)輸出。4． 和普通編碼器相比，優(yōu)先編碼器的優(yōu)點(diǎn)是什么？答：優(yōu)先編碼器的優(yōu)點(diǎn)是不存在輸入信號(hào)的互相排斥，允許多個(gè)信號(hào)同時(shí)請(qǐng)求編碼。5．簡(jiǎn)述單輸出組合邏輯電路和多輸出組合邏輯電路設(shè)計(jì)的異同點(diǎn)。 可與使用輸入端并聯(lián)使用。工作原理：當(dāng)輸入A、B中有高電平1時(shí)，則接高電平的驅(qū)動(dòng)管導(dǎo)通，輸出Y為0；只有當(dāng)輸入A、B都為低電平0時(shí)，驅(qū)動(dòng)管VNI和VN2同時(shí)截止，負(fù)載管VPI和VP2都導(dǎo)通，輸出Y 為高電平1。10．為什么TTL與非門采用有源泄放電路后可提高電路的開關(guān)速度？ 答：有源泄放電路由VRR6組成，在V2由截止變?yōu)閷?dǎo)通的瞬間，由于R3的存在，V5優(yōu)先于V6導(dǎo)通，在V5導(dǎo)通后，V6接著導(dǎo)通，分流了V5的部分基極電流，使V5工作在淺飽和狀態(tài)，這有利于縮短了V5由導(dǎo)通向截止轉(zhuǎn)換的時(shí)間。輸出為額定低電平時(shí)，允許在輸入高電平上疊加的負(fù)向噪聲電壓。2．如將與非門、或非門、異或門和同或門作非門使用時(shí)，它們的輸入端應(yīng)如何連接？ 答：與非門和異或門閑置輸入端接高電平或懸空；或非門和同或門閑置輸入端接地（低電平）便能作非門使用。隨著存儲(chǔ)電荷的不斷消散，反向電流也隨之減少，最終二極管轉(zhuǎn)為截止。5． 用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，一個(gè)包圍圈能包圍6個(gè)1方格嗎？為什么？答：不能。答：5． 寫出下列邏輯函數(shù)的最小項(xiàng)表達(dá)式：答：常見(jiàn)邏輯函數(shù)有哪幾種表示方法？答：真值表、邏輯函數(shù)式、邏輯圖和卡諾圖。答：描述邏輯函數(shù)輸入變量的所有取值組合和對(duì)應(yīng)輸出函數(shù)值排列成的表格稱為真值表。4． 8421碼和8421BCD碼有何區(qū)別？答：所謂BCD碼是將十進(jìn)制數(shù)的0~9十個(gè)數(shù)字用4位二進(jìn)制數(shù)表示的代碼，而8421BCD碼是取4位自然二進(jìn)制數(shù)的前10種組合，即0000（0）～1001（9），從高位到低位的權(quán)值分別為1。答：（1）小規(guī)模集成電路（SSI）?？垢蓴_能力強(qiáng)。答：整數(shù)部分采用連續(xù)“除基取余法”；小數(shù)部分采用連續(xù)“乘基取整法”。答：2． 邏輯代數(shù)中的常用復(fù)合邏輯運(yùn)算是什么？寫出它們的邏輯表達(dá)式并畫出它們的邏輯符號(hào)。在邏輯函數(shù)中，如果一個(gè)或項(xiàng)包含該邏輯函數(shù)的全部變量，且每個(gè)變量或以原變量或以反變量只出現(xiàn)一次，則該或項(xiàng)稱為最大項(xiàng)。答：與項(xiàng)中的原變量用1表示，反變量用0表示。9． 在卡諾圖中，利用無(wú)關(guān)項(xiàng)化簡(jiǎn)邏輯函數(shù)時(shí)，是否每一個(gè)無(wú)關(guān)項(xiàng)方格都要被圈？為什么？答：不是。3．3 思考題1． 為什么說(shuō)CT74LS系列TTL與非門輸入端的以下4種接法都屬于邏輯1？（1）輸入端懸空。當(dāng)輸入 時(shí)，與非門關(guān)閉，輸出高電平。因此，不能用來(lái)實(shí)現(xiàn)線與。若要求功耗低，抗干擾能力強(qiáng)，則選用CMOS電路；若對(duì)功耗和抗干擾能力要求一般，可選用TTL電路， 2．試說(shuō)明CMOS與非門和或非門的工作原理。6．如將CMOS與非門、或非門和異或門作反相器使用，輸入端應(yīng)如何連接？ 答：與非門和異或門閑置輸入端接高電平或懸空；或非門閑置輸入端接地（低電平）便能作非門使用。（2）根據(jù)邏輯函數(shù)式列出真值表。4．4 思考題1． 什么叫編碼？什么叫編碼器？它的主要功能是什么？答：將具有特定意義的信息編成相應(yīng)二進(jìn)制代碼的過(guò)程稱為編碼。因此，將邏輯函數(shù)變換為標(biāo)準(zhǔn)與或式，選用或門即可以實(shí)現(xiàn)。2． 如何判別組合邏輯電路是否存在冒險(xiǎn)？常用消除冒險(xiǎn)的方法有哪幾種? 答：組合邏輯電路是否存在冒險(xiǎn)可用代數(shù)法和卡諾圖法進(jìn)行判斷。答：5. (a)所示同步RS觸發(fā)器的初始狀態(tài)為Q=0，CP、R和S端的輸入波形如圖，試畫出輸出端Q和/Q的波形圖。2．主從觸發(fā)器和邊沿觸發(fā)器的工作各有哪些特點(diǎn)?答：主從觸發(fā)器由分別工作在時(shí)鐘脈沖 CP 不同時(shí)段的主觸發(fā)器和從觸發(fā)器構(gòu)成，通常只能在 CP 下降沿時(shí)刻狀態(tài)發(fā)生翻轉(zhuǎn)，而在 CP 其它時(shí)刻保持狀態(tài)不變。答：將主從JK觸發(fā)器接成T觸發(fā)器:J=K=T。6．主從JK觸發(fā)器在電路結(jié)構(gòu)上有什么特點(diǎn)？它為什么能克服空翻現(xiàn)象?答：主從JK觸發(fā)器由分別工作在時(shí)鐘脈沖 CP 不同時(shí)段的主觸發(fā)器和從觸發(fā)器構(gòu)成，在 CP 下降沿時(shí)刻狀態(tài)發(fā)生翻轉(zhuǎn)，而在 CP 其它時(shí)刻保持狀態(tài)不變。 邊沿觸發(fā)器只能在 CP 上升沿(或下降沿)時(shí)刻接收輸入信號(hào)，其狀態(tài)只能在 CP 上升沿(或下降沿)時(shí)刻發(fā)生翻轉(zhuǎn)。由于只在時(shí)鐘上升沿或下降沿接收輸入信號(hào)，因此提高了觸發(fā)器的可靠性和抗干擾能力。5．2 思考題1．基本RS觸發(fā)器有哪幾種常見(jiàn)的電路形式? 并說(shuō)明它們的邏輯功能?？梢?，一路－8路數(shù)據(jù)分配器，需要三個(gè)地址輸入端，八個(gè)輸出端。主要功能是賦予一系列二進(jìn)制數(shù)碼某一固定含義，用來(lái)表示各種指令和信息，實(shí)現(xiàn)數(shù)字化。3．組合邏輯電路能否用波形進(jìn)行分析？