【正文】 計算機系統(tǒng)功能的不斷增強， I/O設(shè)備的種類繁多，常用的輸入輸出設(shè)備有：鍵盤、鼠標(biāo)、磁盤、光盤等。 第 6章輸入輸出系統(tǒng) （ 5）過程控制設(shè)備 過程控制設(shè)備指的是 自動控制領(lǐng)域中使用的設(shè)備，最基本的是模擬量與數(shù)字量相互轉(zhuǎn)換的設(shè)備，即 A／ D和 D／ A轉(zhuǎn)換器、傳感器以及其附屬電路 。 ? 具有轉(zhuǎn)換數(shù)據(jù)格式的功能。 為了使 CPU能對端口進行正確的讀寫操作，要為每個端口分配一個地址，稱為 端口地址 ，簡稱端口。 例如：獨立編址方式的端口訪問 PC系列采用 I/O指令 (INPUT/OUTPUT)訪問端口，實現(xiàn)數(shù)據(jù)的 I/O傳送。如 BUSY(忙 )、 READY(準(zhǔn)備就緒 )等，以便決定下一步操作。 第 6章輸入輸出系統(tǒng) 2. I/O地址譯碼方法 I/O端口地址譯碼的方法靈活多樣，可由地址和控制信號的不同組合來選擇端口地址。譯碼器的型號很多。 A8⊕ 9 改變跳接開關(guān)連接方向，可有多達 1024種選擇。符合這些條件的外設(shè)如，繼電器和速度、溫度、壓力、流量等變送器、機械開關(guān)、發(fā)光二極管等。 地址譯碼器 … 鎖存器 數(shù)據(jù)總線 到地址為 02H的外設(shè) 圖 613 無條件傳送輸出接口 第 6章輸入輸出系統(tǒng) 程序查詢控制方式又叫 有條件傳送方式 。由于 CPU的速度比外圍設(shè)備速度快得多，在這種方式下 CPU的大量時間都處于循環(huán)等待狀態(tài)，無疑大大降低了系統(tǒng)的效率。 第 6章輸入輸出系統(tǒng) DMA傳送控制方式的 特點 是： 在數(shù)據(jù)傳送過程中。如磁盤存取、圖像處理、高速數(shù)據(jù)采集系統(tǒng)、同步通信中的收發(fā)信號等方面應(yīng)用甚廣。 第 6章輸入輸出系統(tǒng) CPU已交出系統(tǒng)總線控制權(quán)。下面從編程使用的角度來分別討論這些寄存器的含義與格式。 D5=0，地址 +1， D5=l，地址 1。 +3， +5。 例如，如果要使 8237A的通道 2開通，則只需用程序向它寫入 02H代碼。請求使用該通道； D2=O，不請求。 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。 ? D5=0，采用滯后寫 (寫入周期滯后讀 ) ； ? D5=1，為擴展寫 (與讀同時 )。 DREQ信號高電平有效， DACK信號低電平有效。這一點和中斷嵌套處理是不相同的。該寄存器只能寫，不能讀，各命令位的功能如下： 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。 軟件請求位是不可屏蔽的。通道號選定后，若 D2臵 1則禁止該通道請求 DREQ。對基值字節(jié)計數(shù)寄存器的預(yù)臵應(yīng)予“注意。這種傳送占用通道 0與通道 1。 1 40 8237 20 21 IOR IO W M E M R M E M W NC READ Y HLDA ADST B AEN HRQ CS CLK RESE T DAC K 2 DAC K 3 DR EQ 3 DR EQ 2 DR EQ 1 DR EQ 0 G ND A 7 A 6 A 5 A 4 EO P A 3 A 2 A 1 A 0 Vc c DB 0 DB 1 DB 2 DB 3 DB 4 DAC K 0 DAC K 1 DB 5 DB 6 DB 7 圖 6 2 1 8 2 3 7 A 5 外部引腳圖 第 6章輸入輸出系統(tǒng) 8237A的內(nèi)部邏輯框圖，包括 定時和控制邏輯，命令控制邏輯，優(yōu)先級控制邏輯以及寄存器組，地址 /數(shù)據(jù)緩沖器等部分，如圖 622所示。我們先來介紹 DMAC的兩類 (組 )聯(lián)絡(luò)信號；它和 I/O設(shè)備之間，有 I/O設(shè)備發(fā)向 DMAC的請求信號 DREQ和 DMA發(fā)向 I/O設(shè)備的應(yīng)答信號 DACK；它和處理器之間，有 DMAC向 CPU發(fā)出的總線請求信號 HRQ和 CPU發(fā)回的總線應(yīng)答信號 HLDA。 第 6章輸入輸出系統(tǒng) IOP與 CPU的 關(guān)系 是： CPU在宏觀上指導(dǎo) IOP， IOP在微觀上負責(zé)輸入 /輸出及數(shù)據(jù)的有關(guān)處理；兩者通過系統(tǒng)存儲區(qū)（公共信箱）來交換各種信息，包括命令、數(shù)據(jù)、狀態(tài)以及 CPU要 IOP執(zhí)行程序的首地址。 DMA傳送控制示意圖如圖 617所示。圖 616為一個查詢輸出接口。 地址譯碼器 … 三態(tài)緩沖器 數(shù)據(jù)總線 來自地址為 01H的外設(shè)的數(shù)據(jù) 圖 612無條件傳送輸入接口 第 6章輸入輸出系統(tǒng) （ 4）無條件傳送輸出指令。在這種方式中，根據(jù)外設(shè)的特點可采用直接傳送數(shù)據(jù)或查詢方式傳送數(shù)據(jù)。 IOR⊕ IOW 1 1 IOW≥1 ≥1 YY（ 寫 ）（ 讀 ）LS30 LS20 (b) 圖 64 門電路譯碼電路 第 6章輸入輸出系統(tǒng) （ 2）可選端口地址譯碼 如果用戶要求端口地址適應(yīng)不同的地址分配場合，或者為系統(tǒng)以后有擴充的余地，可以選用可選端口地址譯碼。 1. I/O地址譯碼電路 I/O地址譯碼碼電路不僅僅與地址信號有關(guān)，而且與控制信號有關(guān)。 輸入時，用 ES： DI指向目標(biāo)緩沖區(qū) Buffer_In；輸出時，用 DS： SI指向原緩沖區(qū) Buffer_Out。在輸入輸出指令中， I/O端口地址以8位立即數(shù)方式給出，指令格式為： OUT nnH， AL ； AL→ 端口 IN AL， nnH ； AL← 端口 第 6章輸入輸出系統(tǒng) (2)間接尋址 I/O端口使用 16位地址 A15～ A0編碼，即 0000H～ FFFFH，可尋址 65536個端口。這些控制卡 (適配器 )是由若干個集成電路按一定的邏輯組成的一個部件。 ? 數(shù)據(jù)。 第 6章輸入輸出系統(tǒng) （ 3）外存儲器 外存儲器如磁盤、磁帶、光盤、磁卡、 IC卡、磁鼓、磁芯等，它們在外部設(shè)備中具有特殊的地位， 既有存儲信息的作用，又有輸入／輸出信息的作用 。第 6章輸入輸出系統(tǒng) 第 6章輸入輸出系統(tǒng) I/O端口數(shù)據(jù)傳送的控制方式 DMA控制器 8237 輸入輸出系統(tǒng)概述 I/0設(shè)備的編址方式 微機中常用的幾種總線 第 6章輸入輸出系統(tǒng) 第 6章 輸入輸出系統(tǒng) 輸入和輸出設(shè)備是計算機系統(tǒng)的重要組成部分，計算機通過輸入 /輸出設(shè)備與外界進行數(shù)據(jù)交換。 例如軟盤、盒式磁帶、磁卡、 IC卡等，常被用于保存信息，也用于方便人們與計算交換信息。與外部設(shè)備交換的信息。 第 6章輸入輸出系統(tǒng) I/O端口數(shù)據(jù)傳送的控制方式 DMA控制器 8237 輸入輸出系統(tǒng)概述 I/0設(shè)備的編址方式 微機中常用的幾種總線 第 6章輸入輸出系統(tǒng) I/0設(shè)備的編址方式 I/O端口是處理器與 I/O設(shè)備直接通信的地址。在輸入輸出指令中， I/O端口地址以間接方式給出，指令格式為： MOV DX， nnnnH ；端口地址存入 DX OUT Dx， AL ； AL→ 端口 IN AL， DX ； AL← 端口 第 6章輸入輸出系統(tǒng) PC機中的 I/O端口地址分配 對于接口設(shè)計者來說，搞清楚 系統(tǒng) I/O端口地址分配 十分重要。 第 6章輸入輸出系統(tǒng) 3． CPU執(zhí)行 IN或 OUT指令，便會向設(shè)備接口發(fā)出相應(yīng)的命令信號。它把地址和控制信號進行組合，產(chǎn)生對芯片的選擇信號。在這種方式下，我們可以選用譯碼芯片進行譯碼。 A11⊕ 09 I/O程序控制方式又分兩類： ? 無條件傳送控制方式 ? 程序查詢控制方式 第 6章輸入輸出系統(tǒng) 無條件傳送是一種最簡單的輸入 /輸出控制方法，一般用于控制 CPU與低速 I/O接口之間的信息交換，在無條件傳送方式下，不需要考慮外部設(shè)備的的狀態(tài)，只需由 CPU執(zhí)行輸入或輸出指令便可完成數(shù)據(jù)傳送。 將圖 612中的 “三態(tài)緩沖器 ”改為 “鎖存器 ”， CPU發(fā)出的 “讀命令 ”改為 “寫命令 ”，于是得到圖 613，便可實現(xiàn)無條件傳送輸出。 三態(tài) 緩沖器 IOR G Q D R 狀態(tài) 譯碼器 8D 鎖存器 輸出 設(shè)備 D7～ D0 D7 A15～ A0 ACK 數(shù)據(jù) IOW +5V 圖 616 查詢輸出接口 第 6章輸入輸出系統(tǒng) 配合該接口工作的相應(yīng)程序段為： MOV DX， 8000H ； DX指向狀態(tài) STATUS： IN AL， DX ；讀狀態(tài)口 TEST AL， 80H ；測試標(biāo)志位 D， JNZ STATUS ； D7=1，未就緒，繼續(xù)查詢 INC DX ； D7=0，就緒， DX指數(shù)據(jù)口 MOV AL， BUF ；變量 BUF送 AL OUT DX， AL ；數(shù)據(jù)輸出 第 6章輸入輸出系統(tǒng) 特點： CPU主動查詢，執(zhí)行循環(huán)程序等待外設(shè)進入規(guī)定狀態(tài)。 第 6章輸入輸出系統(tǒng) 圖 617 DMA傳送控制示意圖 第 6章輸入輸出系統(tǒng) DMA控制方式的 工作過程 是： 若 I/O設(shè)備與存儲器之間需要傳送一批數(shù)據(jù)時，先由I/O設(shè)備向 DMA控制器發(fā)出請求信號 DREQ，再由 DMA控制器向 CPU發(fā)送請求占用總線的信號 HRQ， CPU響應(yīng) HRQ后向 DMA回送一個響應(yīng)信號 HLDA，隨后 CPU讓出總線控制權(quán)給 DMA控制器，再由 DMA控制器回應(yīng) I/O設(shè)備應(yīng)答信號 DACK。 圖 618表示了兩者的聯(lián)絡(luò)情況，當(dāng) CPU將各種參數(shù)放入公共信箱后，用 “通道注意 ”信號 CA通知 IOP，這時， IOP從信箱中獲取參數(shù)，并進行有關(guān)操作。 當(dāng) DMAC收到一個從外設(shè)發(fā)來的 DREQ請求信號請求 DMA傳送時， DMA控制器經(jīng)判優(yōu)及屏蔽處理后向總線仲裁器送出總線請求 HRQ信號要求占用總線。其中與用戶編程直接發(fā)生關(guān)系的是內(nèi)部寄存器 。通道 0作為源，通道 l作為目的。因為當(dāng) 8237A執(zhí)行當(dāng)前字節(jié)計數(shù)寄存器已為 O的那個DMA周期時，過程才結(jié)束，所以，若欲傳送 N字節(jié)，則寫基值字節(jié)計數(shù)寄存器的字總數(shù)值應(yīng)為 N1。若 D2臵 0，則允許請求 DREQ。該寄存器只能寫，不能讀。由復(fù)位信號 RESET和清除命令清除。 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。則命令字為 00000000B=00H。該寄存器只能寫，不能讀，各命令位的功能如下： D2 D7 D6 D3 D4 D5 D1 D0 D5：控制寫入的時刻。 ? D2=0，允許 8237A工作； ? D2=1，禁止 8237A工作。 D2是請求使用位， D2=1。編程時，要使用哪個通道，就應(yīng)該使該通道的屏蔽位臵 0。 （ 5）當(dāng)前字節(jié)計數(shù)器 (DMA+1。 D5位決定每傳送一個字節(jié)后，存儲器地址 +1或 1。 第 6章輸入輸出系統(tǒng) 定時 和 控制 邏輯 優(yōu)先 權(quán) 控制 邏輯 寫緩沖器 讀緩沖器 A 4 ~A 7 輸出緩 沖 器 DB 0 ~DB 7 D 0 ~D 1 I/O 緩沖器 命 令 控 制 16 位總線 16 位總 線 讀 / 寫緩沖器 當(dāng)前地址 當(dāng)前字計 寄存器 數(shù)寄存 器 (16 位 ) (16 位 ) 讀緩沖器 基地址 基字計數(shù) 寄存器 寄存器 (16 位 ) (16 位 ) A 0 ~A 3 A 8 ~A 15 A 0 ~A 7 減 1 電路 暫時字計數(shù)器 (16 位 ) 加 1/ 減 1 電路 暫時地址寄存器 (16 位 ) I/O 緩沖器 命令寄存器 (8 位 ) 屏蔽寄