【正文】 + yn2n) … = 21(y1x*+21(y2x*+ 21(ynx* + 0) )) … … z1 zn z0 = 0 z1 = 21(ynx*+z0) z2 = 21(yn1x*+z1) zn = 21(y1x*+zn1) … … z0 例 已知 x = – y = 求 [x ? y]原 解： 數(shù)值部分 的運算 0 . 0 0 0 0 0 . 1 1 1 0 0 . 1 1 1 0 0 . 0 0 0 0 0 . 1 1 1 0 0 . 1 1 1 0 部分積 初態(tài) z0 = 0 部 分 積 乘 數(shù) 說 明 0 . 0 1 1 1 0 1 . 0 0 0 1 1 0 1 . 0 1 1 0 1 1 0 0 . 1 0 1 1 0 1 1 0 1， 得 z4 邏輯右移 1 1 0 1 = 0 . 0 1 1 1 1， 得 z1 0 1 1 0 = 0 . 0 0 1 1 1， 得 z2 1 0 1 1 = 0 . 1 0 0 0 1， 得 z3 1 1 0 1 = 邏輯右移 邏輯右移 邏輯右移 + + + + 乘數(shù)為 1，加被乘數(shù) + x* + 0 + x* + x* ② 數(shù)值部分按絕對值相乘 ① 乘積的 符號位 x0 y0 = 1 0 = 1 x*? y* = 0. 1 0 1 1 0 1 1 0 則 [x ? y]原 = 1. 1 0 1 1 0 1 1 0 特點 絕對值運算 邏輯移位 例 用 移位的次數(shù) 判斷乘法是否結(jié)束 (3) 原碼一位乘的 硬件 配置 A、 X、 Q 均 n+1 位 移位和加受末位乘數(shù)控制 0 A n 加 法 器 控 制 門 0 X n 移位和加控制 計數(shù)器 C S GM 0 Q n 右移 no (4) 原碼兩位乘 原碼乘 符號位 和 數(shù)值位 部分 分開運算 兩位乘 每次用 乘數(shù)的 2 位判斷 原部分積 是否加 和 如何加 被乘數(shù) 1 1 1 0 0 1 0 0 加 “ 0” 2 加 1 倍的被乘數(shù) 2 加 2 倍的被乘數(shù) 2 加 3 倍的被乘數(shù) 2 3 ？ 先 減 1 倍 的被乘數(shù) 再 加 4 倍 的被。 負(fù)數(shù)區(qū) 正數(shù)區(qū) 下溢 0 上溢 上溢 –2( 2m–1) ( 1 – 2–n) 2( 2m–1) (1 – 2–n) 2–( 2m–1) 2–n 最小負(fù)數(shù) 最大正數(shù) 最小正數(shù) –2–( 2m–1) 2–n 最大負(fù)數(shù) 解： 真值 最大正數(shù) 最小正數(shù) 最大負(fù)數(shù) 最小負(fù)數(shù) 215 (1 – 2–10) 2–15 2–10 –2–15 2–10 –215 (1 – 2–10) 0,1111。 1 Q Q D INTR B Q Q MASK 設(shè)備編碼器 排隊器 中斷查詢 來自高一級 的排隊器 至低一級 的排隊器 向量地址 中斷響應(yīng) INTA 中斷請求 命令譯碼 ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ 2. I/O 中斷處理過程 ① 1 0 ④⑤⑦⑧設(shè)備選擇電路01以輸入為例 ② ③⑥五、中斷服務(wù)程序流程 1. 中斷服務(wù)程序的流程 (1) 保護現(xiàn)場 (2) 中斷服務(wù) (3) 恢復(fù)現(xiàn)場 (4) 中斷返回 對不同的 I/O 設(shè)備具有不同內(nèi)容的設(shè)備服務(wù) 中斷返回指令 2. 單重中斷和多重中斷 不允許中斷 現(xiàn)行的 中斷服務(wù)程序 單重 中斷 多重 中斷 允許級別更高 的中斷源 中斷 現(xiàn)行的 中斷服務(wù)程序 中斷隱指令完成 進棧指令 出棧指令 程序斷點的保護 寄存器內(nèi)容的保護 3. 單重中斷和多重中斷的服務(wù)程序流程 中斷否？ 保護現(xiàn)場 設(shè)備服務(wù) 恢復(fù)現(xiàn)場 開中斷 中斷返回 取指令 執(zhí)行指令 中斷服務(wù)程序 中斷響應(yīng) 程序斷點進棧 關(guān)中斷 向量地址 PC 中斷周期 是 中斷返回 保護現(xiàn)場 設(shè)備服務(wù) 恢復(fù)現(xiàn)場 開中斷 開中斷中斷隱指令 中斷隱指令 否 取指令 執(zhí)行指令 中斷否？ 否 中斷響應(yīng) 程序斷點進棧 關(guān)中斷 向量地址 PC 中斷周期 是 中斷服務(wù)程序 單重 多重 程序中斷接口芯片 8259A 的內(nèi)部結(jié)構(gòu) 內(nèi)部總線 緩沖器 讀 / 寫 邏 輯 級聯(lián)緩沖 器 /比較器 優(yōu)先權(quán) 比較器 ( PR ) 中斷 服務(wù) 寄存 器 (ISR) 中斷 請求 寄存 器 (IRR) 中斷屏蔽寄存器 （ IMR） 控制邏輯 INT INTA D7~D0 A0 RD WR CS CAS0 CAS1 CAS2 SP/EN IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 內(nèi)部總線 主程序和服務(wù)程序搶占 CPU 示意圖 準(zhǔn)備工作 準(zhǔn)備工作 準(zhǔn)備工作 傳送數(shù)據(jù) 傳送數(shù)據(jù) 發(fā)中斷請求 發(fā)中斷請求 I/O 宏觀 上 CPU 和 I/O 并行 工作 微觀 上 CPU 中斷現(xiàn)行程序 為 I/O 服務(wù) 主程序 繼續(xù)執(zhí)行主程序 啟動外設(shè) 服務(wù)程序 （傳送數(shù)據(jù)） 服務(wù)程序 （傳送數(shù)據(jù)） 繼續(xù)執(zhí)行主程序 CPU DMA 方式 一、 DMA 方式的特點 1. DMA 和程序中斷兩種方式的數(shù)據(jù)通路 CPU 主 存 ACC 中斷接口 DMA 接口 I/O 設(shè) 備 中斷方式數(shù)據(jù)傳送通路 輸入指令 輸出指令 DMA方式數(shù)據(jù)傳送通路 2. DMA 與主存交換數(shù)據(jù)的三種方式 (1) 停止 CPU 訪問主存 控制簡單 CPU 處于不工作狀態(tài)或保持狀態(tài) 未充分發(fā)揮 CPU 對主存的利用率 主存工作時間 CPU不執(zhí)行程序 DMA不工作 DMA不工作 DMA工作 CPU控制 并使用主存 DMA控制 并使用主存 t (2) 周期挪用（或周期竊取） DMA 訪問主存有三種可能 ? CPU 此時不訪存 ? CPU 正在訪存 ? CPU 與 DMA 同時請求訪存 此時 CPU 將總線控制權(quán)讓給 DMA 主存工作時間 CPU控制 并使用主存 DMA控制 并使用主存 t (3) DMA 與 CPU 交替訪問 主存工作時間 DMA控制 并使用主存 CPU控制 并使用主存 t CPU 工作周期 C1 專供 DMA 訪存 C2 專供 CPU 訪存 所有指令執(zhí)行過程中的一個基準(zhǔn)時間 不需要 申請建立和歸還 總線的使用權(quán) 二、 DMA 接口的功能和組成 1. DMA 接口功能 (1) 向 CPU 申請 DMA 傳送 (2) 處理總線 控制權(quán)的轉(zhuǎn)交 (3) 管理 系統(tǒng)總線、 控制 數(shù)據(jù)傳送 (4) 確定 數(shù)據(jù)傳送的 首地址和長度 (5) DMA 傳送結(jié)束時， 給出操作完成信號 修正 傳送過程中的數(shù)據(jù) 地址 和 長度 DMA接口 主 存 CPU 2. DMA 接口組成 DMA 控 制 邏 輯 中 斷 機 構(gòu) 設(shè)備 HLDA AR WC DAR HRQ 中斷請求 數(shù)據(jù)線 地址線 +1 +1 溢出信號 DREQ DACK BR 三、 DMA 的工作過程 1. DMA 傳送過程 預(yù)處理、數(shù)據(jù)傳送、后處理 (1) 預(yù)處理 通過幾條輸入輸出指令預(yù)置如下信息 ? 通知 DMA 控制邏輯傳送方向（入 /出） ? 設(shè)備地址 DMA 的 DAR ? 主存地址 DMA 的 AR ? 傳送字?jǐn)?shù) DMA 的 WC 預(yù)處理 ： 主存起始地址 設(shè)備地址 傳送數(shù)據(jù)個數(shù) 啟動設(shè)備 DMA DMA DMA 數(shù)據(jù)傳送 ： 繼續(xù)執(zhí)行主程序 同時完成一批數(shù)據(jù)傳送 后處理 ： 中斷服務(wù)程序 做 DMA 結(jié)束處理 繼續(xù)執(zhí)行主程序 CPU (2) DMA 傳送過程示意 允許傳送？ 主存地址送總線 數(shù)據(jù)送 I/O設(shè)備（或主存 ） 修改 主存地址 修改 字計數(shù)器 數(shù)據(jù)塊 傳送結(jié)束？ 向 CPU申請 程序中斷 DMA請求 否 否 是 是 數(shù)據(jù)傳送 BR 設(shè)備 DMA 控 制 邏 輯 中 斷 機 構(gòu) AR WC DAR DMA接口 主 存 CPU +1 +1 (3) 數(shù)據(jù)傳送過程（輸入） DREQ ② HRQ ③ HLDA ④ 地址線 ⑤ DACK ⑥ ① 數(shù)據(jù)線 ⑦ 溢出信號 中斷請求 BR 設(shè)備 DMA 控 制 邏 輯 中 斷 機 構(gòu) AR WC DAR DMA接口 主 存 CPU +1 +1 DREQ ② HRQ ③ HLDA ④ 地址線 ⑤ DACK ⑥ ① 數(shù)據(jù)線 ⑦ 溢出信號 中斷請求 (4) 數(shù)據(jù)傳送過程（輸出） (5) 后處理 校驗送入主存的數(shù)是否正確 是否繼續(xù)用 DMA 測試傳送過程是否正確，錯則轉(zhuǎn)診斷程序 由中斷服務(wù)程序完成 例題： 2. DMA 接口與系統(tǒng)的連接方式 DMA 接口 1 DMA 接口 2 DMA 接口 n CPU … 主存 DMA響應(yīng) I/O總線 數(shù)據(jù)線 地址線 DMA請求 (1) 具有公共請求線的 DMA 請求 (2) 獨立的 DMA 請求 DMA 接口 1 DMA 接口 2 DMA 接口 3 CPU 主存 DMA響應(yīng) 1 DMA請求 1 DMA響應(yīng) 2 DMA請求 2 DMA響應(yīng) 3 DMA請求 3 I/O總線 數(shù)據(jù)線 地址線 3. DMA 方式與程序中斷方式的比較 (1) 數(shù)據(jù)傳送 (2) 響應(yīng)時間 (3) 處理異常情況 (4) 中斷請求 (5) 優(yōu)先級 中斷方式 DMA 方式 程序 硬件 指令執(zhí)行結(jié)束 存取周期結(jié)束 能 不能 低 高 傳送數(shù)據(jù) 后處理 四、 DMA 接口的類型 1. 選擇型 在 物理上 連接 多個 設(shè)備 在 邏輯上 只允許連接 一個 設(shè)備 設(shè)備地址寄存器 控制狀態(tài)寄存器 數(shù)據(jù)緩沖寄存器 主存地址寄存器 時序電路 字計數(shù)器 DMA接口 CPU 主存 設(shè)備 1 設(shè)備 2 設(shè)備 n 選 擇 線 . . . 系統(tǒng)總線 2. 多路型 在 物理上 連接 多個 設(shè)備 在 邏輯上 允許連接 多個 設(shè)備同時工