【正文】 器 PC、指令寄存器 IR 指令譯碼器、時(shí)序產(chǎn)生器、操作控制器 作為“決策機(jī)構(gòu)”協(xié)調(diào)和指揮整個(gè)計(jì)算機(jī)系統(tǒng)的操作，包括： (1)從內(nèi)存中取出一條指令，并指出下一條 (2)對(duì)指令進(jìn)行譯碼或測(cè)試，并產(chǎn)生相應(yīng)的操作控制信號(hào)，以便啟動(dòng)規(guī)定的動(dòng)作； (3)指揮并控制 CPU、內(nèi)存和輸入 /輸出設(shè)備之間數(shù)據(jù)流動(dòng)的方向。 傳統(tǒng)的 CPU由 運(yùn)算器 和 控制器 兩大部件組成，現(xiàn)代的 CPU由 運(yùn)算器 、 控制器 和 Cache三大部件組成。根據(jù)需要，可以擴(kuò)充其數(shù)目。操作控制器的功能，就是 根據(jù)指令操作碼和時(shí)序信號(hào)，產(chǎn)生各種操作控制信號(hào)，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制 根據(jù)設(shè)計(jì)方法不同，操作控制器可分為 時(shí)序邏輯型 、 存儲(chǔ)邏輯型 、 時(shí)序邏輯與存儲(chǔ)邏輯結(jié)合型 三種。在此階段，CPU (1)把地址寄存器中的操作數(shù)的地址 (30)發(fā)送到地址總線上。這樣，下一條指令將不從 25單元讀出，而是從內(nèi)存 21單元開始讀出并執(zhí)行，從而改變了程序原先的執(zhí)行順序。機(jī)器一旦被啟動(dòng)，即 CPU開始取指令并執(zhí)行指令時(shí)，操作控制器就利用定時(shí)脈沖的順序和不同的脈沖間隔，有條理、有節(jié)奏地指揮機(jī)器的動(dòng)作，規(guī)定在這個(gè)脈沖到來(lái)時(shí)做什么，在那個(gè)脈沖到來(lái)時(shí)又做什么， 給計(jì)算機(jī) 各部分提供工作所需的時(shí)間標(biāo)志 。常用的有 同步控制、異步控制、聯(lián)合控制 三種方式，其實(shí)質(zhì)反映了時(shí)序信號(hào)的定時(shí) 在任何情況下，已定的指令在執(zhí)行時(shí)所需的機(jī)器周期數(shù)和時(shí)鐘周期數(shù)都固定不變。 控制部件與執(zhí)行部件通過(guò) 控制線 和 反饋信息 進(jìn)行聯(lián)系。 用 T4作為讀取微指令的時(shí)間，用 T1+T2+T3時(shí)間作為執(zhí)行微指令的時(shí)間。每一框表示一條微指令。 非順序執(zhí)行時(shí)，通過(guò)將新微地址更新 μPC達(dá)到轉(zhuǎn)去新的目標(biāo) 計(jì)數(shù)器方式的基本特點(diǎn)是 ：微指令的順序控制字段較短，微地址產(chǎn)生機(jī)構(gòu)簡(jiǎn)單。IR2設(shè)微指令字長(zhǎng)為16位，微操作碼 3位。采用動(dòng)態(tài)微程序設(shè)計(jì)時(shí)，微指令和微程序可以根據(jù)需要加以改變，因而可在一臺(tái)機(jī)器上實(shí)現(xiàn)不同類型的指令系統(tǒng)。為了改變這種情況，在設(shè)計(jì)短指令流程時(shí)可以跳過(guò)某些節(jié)拍。它有 20條地址線，所以直接尋址能力達(dá)到 1M字節(jié)。 頁(yè)管理部件 的功能是把線性地址換算成物理地址。 執(zhí)行段加速措施： 執(zhí)行段的速度匹配問(wèn)題 ：通常采用并行的運(yùn)算部件以及部件流水線的工作方式來(lái)解決。 現(xiàn)代計(jì)算機(jī)中已廣泛采用了流水的算術(shù)運(yùn)算器?；舅枷胧恰跋葓?zhí)行再轉(zhuǎn)移”，即發(fā)生轉(zhuǎn)移時(shí) 并不排空指令流水線，而是讓緊跟在轉(zhuǎn)移指令 Ib之后已進(jìn)入流水線 的少數(shù)幾條指令繼續(xù)完成 。其中 2MB頁(yè)面的分頁(yè)模式必須使用 36 CPU內(nèi)部分別設(shè)置指令 cache和數(shù)據(jù) cache，外部還可接 L2cache。在指令配對(duì)條件下，流水線在每個(gè)時(shí)鐘周期內(nèi)執(zhí)行兩條簡(jiǎn)單的整數(shù)指令，但一般只能執(zhí)行一條浮點(diǎn)數(shù)指令。對(duì)于浮點(diǎn)數(shù)的常用指令如LOAD， ADD， MUL等采用了新的算法，用硬件來(lái) 實(shí)現(xiàn)，其執(zhí)行速度是 80486的 10倍多。 RISC與 CISC的主要特征對(duì)比 88110 CPU結(jié)構(gòu)框圖 MC 88110 CPU是一個(gè) RISC處理器。對(duì)第二個(gè)課題，編輯工具必須將圖形、文檔、聲音、圖像、視像等多種媒質(zhì)聯(lián)系在一起，為實(shí)際應(yīng)用提供方便。而 SIMD結(jié)構(gòu)則是單指令多數(shù)據(jù)的系統(tǒng)結(jié)構(gòu)。 動(dòng)態(tài)執(zhí)行技術(shù)涉及數(shù)據(jù)相關(guān)性及指令調(diào)度法、轉(zhuǎn)移預(yù)測(cè)法、指令的發(fā)射順序與完成順序等流水技術(shù)基本要素。它取出 4個(gè) 32位數(shù)，將其緊縮為 4個(gè) 16位的數(shù)。 這樣， 8個(gè)字節(jié)或 4個(gè)字或 2個(gè)雙字被打包裝入一個(gè) 64位的 MMX寄存器，一旦執(zhí)行一條 MMX指令時(shí)，將所有這些 8個(gè)、 4個(gè)或 2個(gè)的數(shù)據(jù)同時(shí)取出，進(jìn)行數(shù)學(xué)運(yùn)算或邏輯操作，最后結(jié)果寫入 MMX寄存器。圖像數(shù)據(jù)如不壓縮，則實(shí)現(xiàn)多 圖像壓縮 是 將圖像用像素存儲(chǔ)的方式，經(jīng)過(guò)圖像變換、量化、高效編碼等 處理，轉(zhuǎn)換成特殊形式的編碼 。指令中最多出現(xiàn) RS型指令，絕不出現(xiàn) SS (4)指令集中的 指令數(shù)目一般少于 100種 ，指令 格式一般少于 4種 (5)指令 功能簡(jiǎn)單 ，控制器多采用 硬布線方式 ，以期更快的執(zhí)行速度。前 4段為指令預(yù)取 (PF)、指令譯碼 (D1) 、地址生成 (D2)、取操作數(shù) (EX)，在 U， V流水線中完成；后 4段為執(zhí)行 1(X1)、執(zhí)行 2(X2)、 結(jié)果寫回寄存器堆 (WF)、錯(cuò)誤報(bào)告 (ER)，在浮點(diǎn)運(yùn)算部件中完成。發(fā)射一對(duì)指令必須滿足如下條件： (1)兩 條 指令是簡(jiǎn)單指令； (2)兩條指令不發(fā)生數(shù)據(jù)相關(guān)； (3)每條指令都不同時(shí)含有立即數(shù)和偏移量 ； (4)只有 I1允許帶有指令前綴。但它通向存儲(chǔ)器的外部數(shù)總線寬度為 64位，每次總線操作可以同時(shí)傳輸 8個(gè)字節(jié)。 在流水計(jì)算機(jī)中，指令的處理是重疊進(jìn)行的，前一條指令還沒有結(jié)束，第二、三條指令就陸續(xù)地開始工作。將指令流的處理過(guò)程劃分為 取指令、譯碼、執(zhí)行、寫回 等幾個(gè)并行處理的過(guò)程段。顯然，第三種并行技術(shù)帶來(lái)的高速效益是最好的。 (4)486 CPU的 內(nèi)部數(shù)據(jù)總線寬度為 64位，這也是它縮短指令周期的一個(gè)原因。ADD WE = M3例如前面提到的五條指令的指令周期，其指令流程可用下圖來(lái)表示 。 (4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)，比較容易掌握。其 結(jié)構(gòu)類似于機(jī)器指令的結(jié)構(gòu)。IR4該常數(shù)可作為操作數(shù)送入 ALU運(yùn)算，也可作為計(jì)數(shù)器初值用來(lái)控制微程序循環(huán)次數(shù)。 4個(gè)通用寄存器由 D觸發(fā)器組成， Q 機(jī)器采用串行微程序控制方式，其微指令周期見圖（ b)。 (3) 第三條指令的工作是完成加 6修正，即 R2+R3R3，對(duì)應(yīng)的微命 R1X R2Y ＋ LDR2 令為： R2X R3Y ＋ LDR2 所以第三條微指令的二進(jìn)制編碼是 010 001 001 100 00000 01 0000 若 Cy=1，則加 6修正正確，下次執(zhí)行新的一條指令，即微程序又進(jìn)入取指令周期開始取下一條指令。 狀態(tài)測(cè)試 執(zhí)行部件通過(guò)反饋線向控制部件反映操作情況，以便使控制部件根據(jù)執(zhí)行部件的狀態(tài)下達(dá)新的命令。 T1o T2o T4o T3o T1 T2 T4 T3 RD WE RDo WEo Q Q D ^ Cr R T4o 啟動(dòng) 停機(jī) CLR 啟?？刂七壿嫷暮诵氖且粋€(gè)運(yùn)行標(biāo)志觸發(fā)器 Cr,當(dāng)運(yùn)行觸發(fā)器 Cr為“ 1”時(shí)，送出時(shí)序，為“ 0”時(shí)，阻斷時(shí)序。根據(jù)給定的數(shù)據(jù)通路圖，“ ADD R2， R0”指令的詳細(xì)指令周期流程圖如圖 (a)所示。 JMP指令的指令周期由兩個(gè) CPU周期組成，即取指周期和執(zhí)行周期。 1 取指令階段 (1)PC的內(nèi)容 20(八進(jìn)制 )被裝入地址寄存器 AR； (PC) AR (2)PC內(nèi)容加 1，變成 21，為取下一條指令做好準(zhǔn)備； (PC)+1 PC (3) (AR) ABUS (4)所選存儲(chǔ)器單元 20的內(nèi)容經(jīng)過(guò)數(shù)據(jù)總線，傳送到數(shù)據(jù)緩沖寄存器DR； ((AR)) DBUS DR (5)緩沖寄存器的內(nèi)容傳送到指令寄存器 IR； (DR) IR (6)指令寄存器中的操作碼被譯碼或測(cè)試 (7)CPU識(shí)別出是指令 CLA 非訪內(nèi)指令－－ CLA 的指令周期 2 執(zhí)行指令階段 (1)操作控制器送一 控制信號(hào)（清零）給算術(shù)邏輯運(yùn)算單元 ALU； (2)ALU響應(yīng)該控制信號(hào)，將 累加寄存器 AC的內(nèi)容全部清零 ，從而執(zhí)行了 CLA指令。因此， 狀態(tài)條件寄存器是一個(gè)由各種狀態(tài)條件標(biāo)志拼湊而成的寄存器 。 CPU 運(yùn)算器 控制器 組成： 組成： 功能： 功能： 算術(shù)邏輯單元 ALU、累加寄存器 AC 數(shù)據(jù)緩沖寄存器 DR、狀態(tài)條件寄存器 PSW 作為“執(zhí)行機(jī)構(gòu)”接受控制器送來(lái)的命令，負(fù)責(zé)對(duì)數(shù)據(jù)進(jìn)行加工處理，包括：執(zhí)行所有算術(shù)、邏輯運(yùn)算及比較、測(cè)試等。 CPU的中心任務(wù)是逐條地從內(nèi)存中取出指令，并執(zhí)行指令所需的操作，完成程序的預(yù)定任務(wù)。 （ DR） 數(shù)據(jù)緩沖寄存器用來(lái)暫時(shí)存放由內(nèi)存儲(chǔ)器讀出的一條指令或一個(gè)數(shù)據(jù)字；反之，當(dāng)向內(nèi)存存入一條指令或一個(gè)數(shù)據(jù)字時(shí)，也暫時(shí)將它們存放在數(shù)據(jù)緩沖寄存器中。 －－是采用時(shí)序邏輯技術(shù)來(lái)實(shí)現(xiàn)的； －－ 是采用存儲(chǔ)邏輯來(lái)實(shí)現(xiàn)的； 操作控制器與時(shí)序產(chǎn)生器 指令周期 指令周期的基本概念 計(jì)算機(jī)所以能自動(dòng)地工作，是因?yàn)?CPU能從存放程序的內(nèi)存里取出一條指令并執(zhí)行這條指令；緊接著又是取指令，執(zhí)行指令 …… ，如此周而復(fù)始，構(gòu)成了一個(gè)封閉的循環(huán)。 (AR) ABUS 存儲(chǔ)器 (2)由存儲(chǔ)器單元 30中讀出操作數(shù) (6)，并經(jīng)過(guò)數(shù)據(jù)總線傳送到緩沖(30) DBUS DR (3)執(zhí)行加操作：由數(shù)據(jù)緩沖寄存器來(lái)的操作數(shù) (6)可送往 ALU 的一個(gè)輸入端，已等候在累加器內(nèi)的另 一個(gè)操作數(shù) (因?yàn)?CLA指令執(zhí)行結(jié)束后累加器內(nèi)容為零 )送往 ALU的另一輸入端，于是 ALU將兩數(shù)相加，產(chǎn)生運(yùn)算結(jié)果為 0+6＝ 6。 (IR)中的地址碼 PC 注意 ： 執(zhí)行“ JMP 21”指令時(shí)，我們此處所給的四條指令組成的程序進(jìn)入了死循環(huán)，除非人為停機(jī)，否則這個(gè)程序?qū)o(wú)休止地運(yùn)行下去，因而內(nèi)存單元 40中的和數(shù)將一直不斷地發(fā)生變化。為此，需要采用 多級(jí)時(shí)序 [思考 ] 用二進(jìn)制碼表示的指令和數(shù)據(jù)都放在內(nèi)存里，那 么 CPU是怎樣識(shí)別出它們是數(shù)據(jù)還是指令呢 ? 從 時(shí)間 上來(lái)說(shuō)，取指令事件發(fā)生在指令周期的第一個(gè) CPU周期中，即發(fā)生在“ 取指令 ”階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后 面幾個(gè) CPU周期中，即發(fā)生在“ 執(zhí)行指令 ”階段。根據(jù)不同情況，同步控制方式可選取如下方案： (1)采用完全統(tǒng)一的機(jī)器周期執(zhí)行各種不同的指令。 微指令的構(gòu)成： 操作控制字段 + 順序控制字段 ’ ’ ’ 微指令和微程序 由 控制存儲(chǔ)器、微指令寄存器 和 地址轉(zhuǎn)移邏輯 三大部分組成?？捎?T4上升沿將運(yùn)算結(jié)果打入某個(gè)寄存器。 根據(jù)給定的微指令周期時(shí)間關(guān)系，完成 ADD， SUB指令的執(zhí)行動(dòng)作需要 3條微指令， MOV指令只需 2條微指令。但是多路并行轉(zhuǎn)移功能較弱，速度較慢，靈活性較差。T4 μA1=P1 (1)寄存器 寄存器傳送型微指令 (2)運(yùn)算控制型微指令 其功能是選擇 ALU的左、右兩輸入源信息，按 ALU字段所指定的運(yùn)算功能 (8種操作 )進(jìn)行處理，并將結(jié)果送入暫存器中。這種技術(shù)又稱為 仿真其他機(jī)器指令系統(tǒng) ，以便擴(kuò)大機(jī)器的功能。當(dāng)然在這種情況下，節(jié)拍信號(hào)發(fā)生器的電 節(jié)拍電位信號(hào)的產(chǎn)生電路與節(jié)拍脈沖產(chǎn)生電路十分類似，它可以在節(jié)拍脈沖信號(hào)時(shí)序器的基礎(chǔ)上產(chǎn)生，運(yùn)行中以循環(huán)方式工作，并與節(jié)拍脈沖保持同步。采用 40條引線封裝，單相時(shí)鐘，電源為 5V 8088CPU的內(nèi)部結(jié)構(gòu)： CPU從功能上來(lái)說(shuō)分成兩大部分 : 總線接口單元 BIU 負(fù)責(zé)與存儲(chǔ)器和外圍設(shè)備接口 。 指令預(yù)取部件 中包含了 32字節(jié)的預(yù)取隊(duì)列寄存器，可以存放多條指令，因而是一種流水線結(jié)構(gòu)。方法包括： (1)將執(zhí)行部件分為 定點(diǎn)執(zhí)行部件 和 浮點(diǎn)執(zhí)行部件 兩個(gè)可并行執(zhí)行的部分， 分別處理定點(diǎn)運(yùn)算指令和浮點(diǎn)運(yùn)算指令； (2)在浮點(diǎn)執(zhí)行部件中，又有 浮點(diǎn)加法部件 和 浮點(diǎn)乘 /除部件 ，它們也可以同時(shí)執(zhí)行不同的指令； (3)浮點(diǎn)運(yùn)算部件都 以流水線方式 工作。 處理機(jī)流水線 又稱為 宏流水線 ，是指 程序步驟 的并行。如果這些指令是與 Ib結(jié)果無(wú)關(guān)的有用指令，那么延遲損失時(shí)間片正好得到了 轉(zhuǎn)移預(yù)測(cè)法 用硬件方法來(lái)實(shí)現(xiàn)，依據(jù)指令過(guò)去的行為來(lái) 預(yù)測(cè)將來(lái)的行為 。 CPU采用 U， V兩條指令流水線，能在一個(gè)時(shí)鐘周期內(nèi)發(fā)射兩條簡(jiǎn)單的整數(shù)指令，也可發(fā)射一條浮點(diǎn)指令。原因是：浮點(diǎn)數(shù)指令流水線是 8段，而前 5段與 U， V流水線 (共 5段 )共享，而且某些浮點(diǎn)操作數(shù)是 64位，所以浮點(diǎn)數(shù)指令不 控制 ROM屬于微程序控制器，其中存放一組解釋指令操作順序的微指令代 兩個(gè)地址生成器用于計(jì)算存儲(chǔ)器操作數(shù)地址。 (4)動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)技術(shù) 執(zhí)行轉(zhuǎn)移指令時(shí)為了不使流水線斷流， pentium采用了動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)技術(shù)。處理器有 12個(gè)執(zhí)行功能部件， 3個(gè) cache和 1個(gè)控制部件。 3. 為了在算機(jī)系統(tǒng)中增加多媒體數(shù)據(jù)的獲取功能、壓縮解壓功能、實(shí)時(shí)處理功能、多媒體數(shù)據(jù)的 I/O與通信功能，在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)領(lǐng)域需要做 三方面的改進(jìn) ： 第一， 選擇專用芯片和專用插卡來(lái)擴(kuò)充功能 ，如聲卡、視頻卡、網(wǎng)卡、內(nèi)接或外接調(diào)制解調(diào)器。 MMX指令 充分利用 CPU64位帶 寬的處理能力，一次可以并行處理 8個(gè) 8位數(shù)據(jù)，或 4個(gè) 16位數(shù)據(jù)，或