【正文】 圖 53 門禁系統(tǒng) 控制電路仿真結(jié)果圖 29 結(jié) 論 本 門禁系統(tǒng) 輸入電路 /信號序列的設(shè)計有獨到之處。 將會使該系統(tǒng)顯得更加人性化，更加接近成為一個成熟的產(chǎn)品。我們在一起的日子，我會記 一輩子的。 仿真時，對于程序中數(shù)目較大的分頻 /計數(shù) /計時常數(shù)的修改是非常必要的。 END ARCHITECTURE ART。 THEN IF REG=ACC THEN QA=39。 END IF。 RR2=R1 AND NOT R0。 FLAG_N:IN STD_LOGIC。 FN=NOT(N(3) AND N(2) AND N(1) AND N(0))。 WHEN01110=N=0110。 DEBOUNUING:BLOCK IS BEGIN U1:DEBOUNCING PORT MAP(D_IN=KEY_IN(0),D_OUT=C(0), CLK=C_DEBOUNCE)。 SIGNAL SEL:STD_LOGIC_VECTOR(3 DOWNTO 0)。 CLK:IN STD_LOGIC。由圖上可以看出，原來的彈跳現(xiàn)象經(jīng)過鍵盤輸入去抖電路的處理后已經(jīng)消除了。 U2:DCFQ PORT MAP(CLK=CLK,CLRN=Q0,PRN=VCC,D=VCC,Q=Q1)。 LIBRARY ALTERA。039。 439。b1111001。 輸入文字模式 ） (3) 解除電鎖鍵：按下此鍵會檢查輸入的密碼是否正確，若密碼正確無誤則開門。 表 43 鍵盤參數(shù)表 掃描位置 KY3KY0 鍵盤輸出 KX2KX0 相對應(yīng)的 鍵盤按鍵 鍵盤譯碼 電路輸出 按鍵功能 1110 011 1 F=0001 數(shù)碼輸入 101 2 F=0010 數(shù)碼輸入 110 3 F=0011 數(shù)碼輸入 1101 011 4 F=0100 數(shù)碼輸入 101 5 F=0101 數(shù)碼輸入 110 6 F=0110 數(shù)碼輸入 1011 011 7 F=0111 數(shù)碼輸入 101 8 F=1000 數(shù)碼輸入 110 9 F=1001 數(shù)碼輸入 14 0111 011 * T=0100 激活電鎖 101 0 F=0000 數(shù)碼輸入 110 T=0001 清除 /解除電鎖 注：當(dāng)沒有任何數(shù)字按鍵被按下時，鍵盤譯碼輸出“ 1111”；當(dāng)某功能按鍵尚未定義其功能時，鍵盤譯碼輸出“ 1000”。 (3) 去抖 電路 由于本設(shè)計中采用的矩陣式鍵盤是機(jī)械開關(guān)結(jié)構(gòu)，因此在開關(guān)切換的瞬間會在接觸點出現(xiàn)信號來回彈跳的現(xiàn)象，對于 門禁系統(tǒng) 這種靈敏度較高的電路這種彈跳將很可能會造成誤動作輸入，從而影響到 門禁系統(tǒng) 操作的正確性。圖 42 是一個 3*4 矩陣式鍵盤的面板配置圖，其中數(shù)字 09作為密碼數(shù)字輸入按鍵， *作為“上鎖”功能按鍵，作為“接觸密碼”功能按鍵。能夠?qū)崿F(xiàn)組合邏輯運算，并可用可編程寄存器實現(xiàn)時序邏輯運算。自 90 年代初， Verilog、 VHDL、 AHDL 等硬件描述語言的輸入方法在大規(guī)模設(shè)計中得到了廣泛應(yīng)用。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。這類系統(tǒng)的優(yōu)點是控制器與管理中心是通過局域網(wǎng)傳遞數(shù)據(jù)的，管理中心位置可以隨時變更，不需重新布線，很容易實現(xiàn)網(wǎng)絡(luò)控制或異地控制。按卡片種類又分為： ① 磁卡：優(yōu)點是成本較低；一人一卡，安全一般，可聯(lián)計算機(jī)，有開門記錄。 (4) 激活電鎖：按下此鍵可將門禁系統(tǒng)上鎖。 采用 FPGA開發(fā)設(shè)計，所有算法完全由硬件電路來實現(xiàn)，使得系統(tǒng)的工作可靠性大為提高，同時由于 FPGA具有在系統(tǒng)可編程功能，當(dāng)設(shè)計需要更改對，只需更改 FPGA中的控制和接口電路，利用 EDA工具將更新后的設(shè)計下載到 FPGA中即可，無需更改外部電路的設(shè)計，大大提高了設(shè)計的效率。因此，采用 FPGA開發(fā)的數(shù)字系統(tǒng)，不僅具有很高的工作可靠性，其升級與改進(jìn)也極其方便。 (5) 解除電鎖：按下此鍵會檢查輸入的密碼是否正確，密碼正確即解 鎖。 缺點是卡片、設(shè)備有磨損，壽命較短；卡片容易復(fù)制；不易雙向控制；卡片信息容易因外界磁場丟失，使卡片無效。適用于大系統(tǒng)或安裝位置分散的單位使用。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用 。 (2) 前 仿真（功能仿真）。設(shè)計時只需要對電子密碼鎖整體設(shè)計中的輸入輸出引腳作引腳鎖定．然后重新編譯和下載。 鍵盤輸入 去 抖 電 路 鍵盤譯碼電 路 按鍵數(shù)據(jù) 緩存器 按鍵數(shù)據(jù) 鍵盤掃描電路 工作時鐘脈沖信 號 鍵盤掃描信號 1 2 3 4 5 67 8 9 * 0 10 圖 42 3*4矩陣式鍵盤的面板配置 鍵盤上的每一個按鍵其實就是一個開關(guān)電路，當(dāng)某鍵被按下去時，該按鍵的接點會呈現(xiàn) 0 的狀態(tài)，反之，未被按下時則呈現(xiàn)邏輯 1 的狀態(tài)。 因此必須加上 去抖 電路 ，避免誤操作信號的發(fā)生。 數(shù)字按鍵主要是用來輸入數(shù)字的，但是鍵盤所產(chǎn)生的輸出，也就是掃描回復(fù)信號，是無法直接拿來用做 門禁系統(tǒng) 控制電路的輸入的；另外，不同的按鍵（數(shù)字按鍵和功能按鍵）具有不同的功能，所以必須由鍵盤譯碼電路來規(guī)劃每個按鍵的輸出形式，以便執(zhí)行相應(yīng)的動作。 使用 門禁系統(tǒng) 的時候，只會 用到三種工作 模式（見圖 47），其中輸入文字模式用的是數(shù)字按鍵，只有上鎖和開鎖兩個模式必須占用功能按鍵。開始輸入 4 位數(shù)字，在輸入數(shù)字時可能使用到清除鍵 開鎖工作模式 439。d9:{a,b,c,d,e,f,g}=739。 ELSIF CLRN=39。 19 USE 。 PROCESS(CLK) BEGIN IF CLK39。 圖 51 鍵盤輸入去抖電路 的仿真結(jié)果圖 門禁系統(tǒng) 輸入電路 的 VHDL 源程序 LIBRARY IEEE。 D_OUT:OUT STD_LOGIC)。 BEGIN PROCESS(CLK_1K)IS BEGIN IF CLK_1K39。 U2:DEBOUNCING PORT MAP(D_IN=KEY_IN(1),D_OUT=C(1), CLK=C_DEBOUNCE)。 24 WHEN10011=N=0111。 FF=F(2) OR F(0)。 FLAG_F:IN STD_LOGIC。 CLR=RR2。 END IF。039。 門禁系統(tǒng) 控制電 路的仿真 圖 53是 門禁系統(tǒng)控制電路仿真結(jié)果圖 。 本系統(tǒng)基本達(dá)到作為數(shù)字 門禁系統(tǒng) 的絕大部分功能，但還有許多不足或需完善的地方。 感謝我的爸爸媽媽，焉得諼草，言樹之背，養(yǎng)育之恩，無以回報，你們永遠(yuǎn)健康快樂是 我最大的心愿。若在系統(tǒng)中加入語音提示模塊，在按下按鍵的同時給出語音提示，開啟或是關(guān)閉 門禁系統(tǒng) 的同時給出語音提示， 并 在 設(shè)計 中添加 外圍電路：系統(tǒng)用方波信號源，直流工作電源 等 。從仿真圖上可以看出， 門禁系統(tǒng) 控制電路 的設(shè)計是正確的。139。 END BLOCK KEYIN_PROCESS。 KEYIN_PROCESS:BLOCK IS SIGNAL RST,D0,D1:STD_LOGIC。 ENLOCK:OUT STD_LOGIC。 END ARCHITECTUERE ART。 WHEN10110=N=1001。 END BLOCK DEBOUNUING。139。 SIGNAL CLK:STD_LOGIC。 21 USE 。139。 DDI,DD0,1,0:OUT STD_LOGIC。 AND PRN=39。 default :{a,b,c,d,e,f,g}=739。b0110011。核對輸入密碼是否有效 控制電路 CTRL 的框圖 46如下 。 (5) 按鍵存儲電路 因為每次掃描會產(chǎn)生新的按鍵數(shù)據(jù)，可能會覆蓋前面的數(shù)據(jù)，所以需要一個按鍵存儲電路，將整個鍵盤掃描完畢后的結(jié)果紀(jì)錄下來。 去抖電路 Debouncing 的框圖 43如下 。每一次掃描一排，依次地周而復(fù)始。實驗表明：本設(shè)計能夠?qū)崿F(xiàn)電子密碼鎖的全部功能。（ ASCI 設(shè)計中，這一步驟稱為第一次 Signoff） PLD 設(shè)計中，有時跳過這一步。當(dāng)需要修改 FPGA 功能時，只需換一片 EPROM 即可。 4 2 開發(fā)工具簡介 Max+plusⅡ 開發(fā)系統(tǒng)的特點 Max+plusⅡ 是 Altera 公司提供的 FPGA/CPLD 開發(fā)集成環(huán)境， Altera 是世界上最大可編程邏輯器件的供應(yīng)商之一。缺點是成本較高。所以，它是大眾化的實用性新產(chǎn)品，替代傳統(tǒng)圓盤式機(jī)械 門禁系統(tǒng) 和部分 門禁系統(tǒng) 是應(yīng)該的。 hardware design and software design were presented separately. The whole password access control system consists of four parts: electronic lock, electronic key, user card and user card generator. The electronic lock is used to preserve the current unlock password, the user card numbers and encrypted spaces. Users can use the card to unlock the lock, update or preparation the unlock password at any time. The cost and size are put most emphasis in the design of access control system. Design based on FPGA is presented. The system then is designed and verified through some external circuit ponents, such as keyboard and LEDs. The paper is described with VHDL using the topdown development and design which is achieved all entirely by the hardware circuit algorithm，makes the system work much more reliability， as well as because FPGA in the system can be made available for the insystem programmable function， when the design needs to be changed， the control and the interface circuit can be restructured in the FPGA conveniently， using EDA tools， to download the updated design to the FPGA without changing the external circuit design． So the efficiency of the design Can be proved． Thus，the digital system implemented by FPGA is of high reliability， and the upgrade and improvement is extremely convenient． Key words： access control system FPGA VHDL III 目 錄 摘 要 ..................................................................................