【正文】 積碼來說，可能發(fā)送的序列有 2kL個，計算機或譯碼器需存儲這些序列并進行比較，以找到碼距最小的那個序列。整個系統(tǒng)模塊框圖如圖 所示。 %繪制 x和 y的關系曲線圖，縱坐標采用對數(shù)坐標 hold on %保持已經(jīng)繪制的圖形 執(zhí)行此 M 文件，得到如圖 關系曲線圖。 %準備一個空白圖形 for i=1:length(x) %重復運行 ，檢驗不同條件下硬判決譯碼的性能 SNR=x(i)。譯碼輸出信號和信源模塊產(chǎn)生的原始信號輸入到 Error Rate Calculator(誤比特率統(tǒng)計模塊 )中，統(tǒng)計得到的數(shù)據(jù)一方面通過 Display(顯示模塊 )顯示出來，另一方面通過一個 Selector(選擇器 )把其中的第一個元素 (即編碼信號的誤比特率 )保存到工作區(qū)變量 BitErrorRate 中。在課程設計中，程序設計與仿真均采用 Matlab (R2020a)，最后仿真詳單與理論分析一致 指導教師簽名： 2020 年 1 月 15 日 二、指導教師評語： 指導教師簽名： 2020 年 1 月 15 日 三、成績 驗收蓋章 2020年 1 月 15日 3 基于 Matlab 的 （ 2， 1， 3） 卷積碼譯碼器的 設計與仿真 設計目的 本課程設計主要解決對一個卷積碼序列進行維特比 (Viterbi)譯碼輸出 ,并通過 Matlab 軟件進行設