【正文】 亮。 LEDAG=0100111。 LEDAG=1001111。 THEN shu:=shu+1。 THEN shu:=shu+1。139。 對自己編寫的 VHDL 程序進(jìn)行編譯并仿真，對程序的錯誤進(jìn)行修改。《FPGA系統(tǒng)設(shè)計與開發(fā)》 課程設(shè)計報告 題 目： 七人表決器 專 業(yè)： 電子信息工程專業(yè) 學(xué) 號： 1340820410 姓 名： 楊彪 指導(dǎo)老師： 聶小燕 一、實驗?zāi)康? 熟悉 VHDL 的編程。 編譯仿真無誤后，依照撥動開關(guān)、LED、數(shù)碼管與 FPGA的管腳連接表或參照附錄進(jìn)行管腳分配。) THEN 不復(fù)位，即正常工作 LED=K。 END IF。END IF。 LED=K。 LED=K。同時數(shù)碼管上顯示通過表決的人數(shù)。039。139。039。139。 IF CLK39。分配完成后，再進(jìn)行全編譯一次，以使管腳分配生效。 進(jìn)一步了解實驗系統(tǒng)的硬件結(jié)構(gòu)。 按照實驗原理和自己的想法，在 VHDL 編輯窗口編寫 VHDL 程序。ARCHITECTURE one OF BJQ IS BEGIN PROCESS(K) VARIABLE shu:INTEGER。 IF K(2)=39。IF K(6)=39。