【正文】 ：模擬運(yùn)算放大器設(shè)計流程 “理想”運(yùn)放具有以下的特性：無限大的輸入阻抗和輸出電流；無限大的轉(zhuǎn)換速率和開環(huán)增益；無噪聲、失調(diào)、功耗浪費(fèi)和信號失真；無負(fù)載、頻率和電源電壓的限制。在簡化的手工分析中，可以使用近似表達(dá)式： 運(yùn)算放大器是模擬電路設(shè)計中用途最廣/最重要的部件，大量的具有復(fù)雜程度的運(yùn)放被用來實現(xiàn)各種功能：從直流偏置產(chǎn)生到高速放大或濾波。因此，全差分運(yùn)放雖然能夠抑制噪聲，但也只能是抑制共模噪聲，對差模噪聲全差分也無能為力。為了簡化設(shè)計電路，在設(shè)計要求下具體電路采用了套筒式共源共柵結(jié)構(gòu)。 45 0 50 100代碼可以直接得到不同溫度下的輸出波形。版圖設(shè)計的一般流程如下圖所示： 版圖設(shè)計流程 首先是根據(jù)電路原理圖畫出對應(yīng)的版圖，即把對應(yīng)的器件擺好，完成連線。（3） 可以適當(dāng)?shù)男薷囊r底的標(biāo)號。 此外這次綜合實驗還使我學(xué)會了如何分析MOS電路設(shè)計中出現(xiàn)的問題，怎么把一個復(fù)雜的問題一步步地剝離出來，找到問題的根源，把幾個交織在一起的問題理順再一個個地解決。 第六章 總結(jié) 感謝帶我們這次實驗的學(xué)長、學(xué)姐以及一起實驗的同學(xué)，學(xué)長學(xué)姐在差分CMOS運(yùn)放的設(shè)計中對我們進(jìn)行了我們?nèi)痰闹笇?dǎo)，給予了我們很大幫助，這也是我們能夠順利完成這次實驗的關(guān)鍵，同時感謝常老師的指導(dǎo)，以及學(xué)校為我們提供了這過得去的實驗場地、儀器和設(shè)備，在此對相關(guān)人員表示衷心的感謝。這些層基本和實際電路中的物理層相對應(yīng)。 交流特性分析由上圖可以看出運(yùn)放的頻率帶寬為1MHz~10MHz。 MOS分壓電路 輸出級 輸出級采用源極跟隨器，源跟隨器中的電流源的大小取決于運(yùn)算放大器所需要的吸收電流的能力。盡管如此，折疊式運(yùn)放比套筒式運(yùn)放運(yùn)用的更為廣泛，因為它可以直接接成跟隨形式(折疊式常用于單級運(yùn)放，兩極運(yùn)放中，第一級還是常用套筒式運(yùn)放) ，而套筒式運(yùn)放不能接成跟隨器形式(僅用作跟隨器時，利用自舉技術(shù)可以解決這一問題)。增益級——這一級的主要作用是提高電壓的增益，如果差分輸入級沒有完成差分到單端的轉(zhuǎn)換，那么這個工作應(yīng)該由這級來完成。實際上，在MOS運(yùn)放設(shè)計中，大部分的MOS管都是工作在飽和狀態(tài)，因為對于給定的漏極電流和器件尺寸來說，工作在飽和區(qū)可以提供穩(wěn)定的電流和比較大的電壓增益。LEdit以文件、單元、簡單的掩膜的形式描述版圖設(shè)計。作 者 簽 名：　　 　 　　日　 期：　　 　 　　 指導(dǎo)教師簽名：　　 　 　　 日　　期：　　 　 　　 使用授權(quán)說明本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝　⒖s印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。于1972年由美國加州大學(xué)伯克利分校的計算機(jī)輔助設(shè)計小組利用FORTRAN語言開發(fā)而成，主要用于大規(guī)模集成電路的計算機(jī)輔助設(shè)計。事實上，沒有運(yùn)放能達(dá)到以上所有的特性。運(yùn)算放大器是具有足夠正向增益的放大器（受控源），當(dāng)加負(fù)反饋時，閉環(huán)傳輸函數(shù)與運(yùn)算放大器的增益幾乎無關(guān)。然而，相對于單端輸出的運(yùn)放來說，其噪聲特性還是有較明顯改善的。 套筒式的共源共柵結(jié)構(gòu)電流鏡遵循的原理是：如果兩個相同MOS管的柵源電壓相等，那么溝道電流也應(yīng)該相等。 100mv 時溫度特性 10mv時的溫度特性 100mv、10mv時的溫度特性分析由圖可以看出，在輸入信號為10mv時，輸出電壓在45度時的曲線與其他溫度下的輸出差距較大。但由于版圖的制造精度有限，所以版圖必須滿足一定的要求，這就需要通過版圖設(shè)計規(guī)則來約束。（4） 仿真時還需要加上激勵和電源，另外如果直接仿真會提示沒有MODEL的錯誤，這時還需要將原來的MOS管模型加上才可以進(jìn)行仿真。 【參考資料】 【1】《一種高增益帶寬CMOS全差分運(yùn)算放大器》朱小珍 西安電子科技大學(xué) 【2】《CMOS運(yùn)放性能參數(shù)仿真規(guī)范》芯?？萍加邢薰?【3】《CMOS低壓微功耗折疊式共源共柵運(yùn)放設(shè)計》張靜 江蘇大學(xué) 【4】《一種全差動折疊共源共柵的CMOS放大器》王紹清 徐肯 馮勇建 廈門大學(xué)【5】《低壓低功耗CMOS模擬運(yùn)算放大器的設(shè)計與研究》趙增會 河北工業(yè)大學(xué)【6】《模擬CMOS集成電路設(shè)計》 Behzad Razavi 著陳貴燦 程軍 張瑞智 等譯西安交通大學(xué)出版社 【7】《模擬電路的計算機(jī)分析與設(shè)計－PSPICE程序應(yīng)用》高文煥 汪慧 編 著 清華大學(xué)出版社 附錄：一、Pspice仿真代碼：原理層次仿真代碼（偏置電壓由直流電壓直接替代）CMOS AMP TESTM1 3 1 16 0 NM W=60U L=2UM2 4 2 16 0 NM W=60U L=2UM3 6 5 3 0 NM W=48U L=2UM4 7 5 4 0 NM W=48U L=2UM5 6 8 9 12 PM W=30U L=2UM6 7 8 10 12 PM W=30U L=2UM7 9 11 12 12 PM W=28U L=2UM8 10 11 12 12 PM W=28U L=2U*mirorr current source*M13 16 17 0 0 NM W=60U L=2U M14 17 17 0 0 NM W=38U L=2UM15 17 17 12 12 PM W=5U L=2UVDD 12 0 5*2 LEVELM10 13 7 12 12 PM W=30U L=2UM12 13 13 0 0 NM W=4U L=2UM9 15 6 12 12 PM W=30U L=2UM11 15 15 0 0 NM W=4U L=2U* voltage bias*VB3 11 0 DC VB2 8 0 DC VB1 5 0 DC *VI1 1 0 AC 1M V1 1 0 SIN(1 50M 10MEG 0 0 0)*VI2 2 0 AC 1MV2 2 0 SIN(1 50M 10MEG 0 0 180).MODEL NM NMOS LEVEL=3 PHI= TOX= XJ=2E7 + VTO= DELTA= LD= KP= + UO= THETA= RSH=+01 GAMMA= + NSUB=+15 NFS=+11 VMAX=+05 ETA= + KAPPA= CGDO= CGSO= + CGBO= CJ= MJ= CJSW= + MJSW= PB=.MODEL PM PMOS LEVEL=3 PHI= TOX= XJ=2E7+ VTO= DELTA= LD= KP= + UO= THETA= RSH=+01 GAMMA= + NSUB=+15 NFS=+11 VMAX=+05 ETA= + KAPPA=+00 CGDO= CGSO= + CGBO= CJ= MJ= CJSW= + MJSW= PB= .OP*.AC DEC 100 10 10MEG*.PARAM X .5M*.STEP PARAM X .5M 50M 5M.TRAN .1US 2US.PROBE.ENDMOS分壓電路中MOS寬長比確定電路CMOS AMP TEST.PARAM AMP=10UM1 1 1 2 0 NM W=4U L=2UM2 2 2 0 0 NM W={AMP} L=2UVDD 1 0 5.MODEL NM NMOS LEVEL=3 PHI= TOX= XJ=2E7 + VTO= DELTA= LD= KP= + UO= THETA= RSH=+01 GAMMA= + NSUB=+15 NFS=+11 VMAX=+05 ETA= + KAPPA= CGDO= CGSO= + CGBO= CJ= MJ= CJSW= + MJSW= PB=.MODEL PM PMOS LEVEL=3 PHI= TOX= XJ=2E7+ VTO= DELTA= LD= KP= + UO= THETA= RSH=+01 GAMMA= + NSUB=+15 NFS=+11 VMAX=+05 ETA= + KAPPA=+00 CGDO= CGSO= + CGBO= CJ= MJ= CJSW= + MJSW= PB= .OP.TRAN 1US 20US.STEP PARAM AMP LIST 2U 4U 14U 15U 30U 50U 60U 70U 75U 90U 100U 120U 140U 150U 155U 158U.PROBE.END最終Pspice仿真代碼CMOS AMP TESTM1 3 1 16 0 NM W=60U L=2UM2 4 2 16 0 NM W=60U L=2UM3 6 5 3 0 NM W=48U L=2UM4 7 5 4 0 NM W=48U L=2UM5 6 8 9 12 PM W=30U L=2UM6 7 8 10 12 PM W=30U L=2UM7 9 11 12 12 PM W=28U L=2UM8 10 11 12 12 PM W=28U L=2U*second level amp*******2 LEVELM10 13 7 12 12 PM W=30U L=2UM12 13 13 0 0 NM W=4U L=2UM9 15 6 12 12 PM W=30U L=2UM11 15 15 0 0 NM W=4U L=2U*mirorr current source*M13 16 17 0 0 NM W=60U L=2U M14 17 17 0 0 NM W=38U L=2UM15 17 17 12 12 PM W=5U L=2UVDD 12 0 5* voltage bias**********vb3************M16 11 11 12 12 PM W=60U L=2UM17 11 0 0 12 PM W=2U L=2U*********vb2************M18 12 12 8 0 NM W=4U L=2UM19 8 8 0 0 NM W=18U L=2U*********vb1************M20 12 12 5 0 NM W=4U L=2UM21 5 5 0 0 NM W=30U L=2U ********VINB1**********M22 1 1 12 12 PM W=2U L=2UM23 1 1 0 0 NM W=68U L=2U********VINB2**********M24 2 2 12 12 PM W=2U L=2UM25 2 2 0 0 NM W=68U L=2UC1 1 20 100PC2 2 21 100P *V1 20 0 SIN(0 5M 10MEG 0 0 0)*