【正文】 DL源程序LIBRARY IEEE。 THEN IF DDBZ=39。 END IF。139。 ELSEFS=FS+39。 DDSJ(15 DOWNTO 12)=FS。 SIGNAL T60S: STD_LOGIC。 THEN DDFY1=0000000000000000。 等待費(fèi)用計(jì)算結(jié)果輸出 DDFY=DDFY1。ARCHITECTURE ART OF SCXZ IS BEGINDATA= DDSJ(7 DOWNTO 0) WHEN SEL=000 ELSE DDSJ(15 DOWNTO 8) WHEN SEL=001 ELSE LCFY(7 DOWNTO 0) WHEN SEL=010 ELSE LCFY(15 DOWNTO 8) WHEN SEL=011 ELSE DDFY(7 DOWNTO 0) WHEN SEL=100 ELSE DDFY(15 DOWNTO 8) WHEN SEL=101 ELSE XSLC(7 DOWNTO 0) WHEN SEL=110 ELSE XSLC(15 DOWNTO 8) WHEN SEL=111 ELSE 00000000。END IF。 END IF。 DDFY:OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 END IF。 IF FG=9 THEN FG=0000。END ENTITY DDJS。 THEN LCFY1=LCFY1+SD2。 THENLCFY1=0000000000000000。 THEN JFBZ=JFBZ1。139。139。139。039。LCBZ,JFBZ:OUT STD_LOGIC)。EVENT AND T60S=39。 END IF。 BEGIN 產(chǎn)生60 s周期性跳變信號進(jìn)程PROCESS(CLK1HZ) IS BEGIN IF START=39。 ELSE CLK1=CLK1。我會在以后的工作學(xué)習(xí)中繼續(xù)努力，絕不會辜負(fù)關(guān)心幫助我的人對我的希望！附錄 系統(tǒng)所用模塊源程序和編譯框圖1 分頻器模塊FPQ的VHDL程序設(shè)計(jì)LIBRARY IEEE。從而能更快地正確檢測出條件的變化。（sdbz）時(shí)的出租車計(jì)費(fèi)仿真圖圖52出租車計(jì)費(fèi)系統(tǒng)功能仿真圖說明：當(dāng)輸入適當(dāng)?shù)念l率（sclk）和速度脈沖（wclk）時(shí)，可仿真計(jì)費(fèi)系統(tǒng)的計(jì)費(fèi)功能，當(dāng)計(jì)費(fèi)系統(tǒng)顯示里程為９．９千米時(shí)，得到的里程費(fèi)用為１７６０分。這塊板子既可以單獨(dú)使用，也可以配合51 的板子一起使用。計(jì)費(fèi)器計(jì)數(shù)里程、等待時(shí)間計(jì)費(fèi)顯示里程顯示等待時(shí)間顯示等待時(shí)間計(jì)算里程計(jì)數(shù)車開始啟動車跑完一次后車費(fèi)、里程、等待時(shí)間清零圖42程序流程圖程序流程圖32 系統(tǒng)各功能模塊的實(shí)現(xiàn)圖33分頻器的軟件編譯圖形如圖33所示，將外部輸入時(shí)鐘信號SCLK(設(shè)計(jì)時(shí)假設(shè)為(200 Hz)經(jīng)過適當(dāng)分頻后，產(chǎn)生1 Hz的系統(tǒng)工作用的基準(zhǔn)輸出時(shí)鐘信號CLK1HZ，供系統(tǒng)中的有關(guān)模塊計(jì)時(shí)用。這些都體現(xiàn)了目前對出租車計(jì)費(fèi)器市場更新?lián)Q代的需求。傳統(tǒng)的計(jì)費(fèi)器通常采用硬件模塊化的設(shè)計(jì)結(jié)構(gòu)，主要包括主控模塊，電源模塊， 按鍵顯示模塊，防作弊及脈沖輸入模塊以及稅控模塊等。多年來國內(nèi)普遍使用的計(jì)價(jià)器只具備單一的計(jì)量功能。目前全世界的計(jì)價(jià)器中有90%為臺灣所生產(chǎn)。在主控模塊中又包括CPU 子模塊， 語音識別子模塊，串口通信子模塊，復(fù)位、看門狗及電源監(jiān)控子模塊，打印子模塊等，硬件電路復(fù)雜，不利于系統(tǒng)功能升級，容易在運(yùn)營過程中產(chǎn)生干擾，影響系統(tǒng)的使用。二．解決方案考慮到目前出租車行業(yè)迅猛發(fā)展的趨勢以及對計(jì)費(fèi)器更高的靈活性要求，本設(shè)計(jì)希望嘗試一些新的方法來予以解決。 等待判別模塊DDPB圖34 等待判別模塊的軟件生成圖形如圖34所示，根據(jù)速度傳感器脈沖信號WCLK和分頻器產(chǎn)生的基準(zhǔn)時(shí)鐘信號CLK1HZ，計(jì)算單位時(shí)間里WCLK的脈沖個(gè)數(shù)(每km產(chǎn)生1000個(gè)脈沖信號，即每米產(chǎn)生1個(gè)脈沖信號)，亦即出租車行駛速度，從而判別出租車是否處于等待狀態(tài)，發(fā)出等待標(biāo)志信號DDBZ，輸入START用于控制出租車是否處于行駛狀態(tài)。單獨(dú)使用時(shí)，通過用戶接口和其他的電路連接，不同電路之間通信等。根據(jù)原設(shè)想的計(jì)費(fèi)要求與原理，計(jì)費(fèi)應(yīng)為前三千米計(jì)費(fèi)五元，超過三千米的按時(shí)段選擇的不同計(jì)費(fèi)，由上圖可知，時(shí)段選擇為１，總費(fèi)用Ｆ（LCFY）＝５＋７＊１．８＝１７．６元，與計(jì)費(fèi)系統(tǒng)仿真的結(jié)果一致，由此可知，該計(jì)費(fèi)系統(tǒng)能準(zhǔn)費(fèi)的按所要求的計(jì)費(fèi)，從而初步論證計(jì)費(fèi)系統(tǒng)設(shè)計(jì)有效?！　?2)信號值改變后，要經(jīng)過一個(gè)小的延時(shí)才能生效，同一個(gè)信號不能在多個(gè)進(jìn)程中賦值（因多個(gè)信號源不能同時(shí)對同一個(gè)信號驅(qū)動）。USE 。 END IF。139。 END PROCESS 。139。END ENTITY LCJS。 THEN IF MS=01100011 THEN MS:=00000000。 WHEN 110|120|130|140|150|160|170|180|190|200=JFBZ1=39。 WHEN 910|920|930|940|950|960|970|980|990|1000=JFBZ1=39。 WHEN 1710|1720|1730|1740|1750|1760|1770|1780|1790|1800=JFBZ1=39。 END IF。 ELSIF JFBZ39。 END IF。ARCHITECTURE ART OF DDJS IS SIGNAL MS,MG,FS, FG: STD_LOGIC_VECTOR(3 DOWNTO 0)。 IF FS=5 THEN XIDENG=39。 END IF。END ENTITY DDJF。 END PROCESS 。 END IF。END ARCHITECTURE ART。 END PROCESS。139。 SIGNAL CNT60: STD_LOGIC_VECTOR(7 DOWNTO 0)。 XDBZ=XIDENG。FS=0000。 BEGIN PROCESS(START, DDBZ, CLK1HZ) IS BEGIN IF START=39。 END IF。139。END ARCHITECTURE ART。 WHEN 1810|1820|1830|1840|1850|1860|1870|1880|1890|1900=JFBZ1=39。 WHEN 1010|1020|1030|1040|1050|1060|1070|1080|1090|1100=JFBZ1=39。 WHEN 210|220|230|240|250|260|270|280|290|300=JFBZ1=39。139。 SIGNAL BMS1: INTEGER RANGE 0 TO 99999。139。139。139。 END PROCESS。USE ?！　?4)一個(gè)功能模塊最好按上升沿信號分多個(gè)進(jìn)程完成，各進(jìn)程間用信號聯(lián)系。（sdbz）為0時(shí)的出租車計(jì)費(fèi)仿真圖圖53出租車計(jì)費(fèi)系統(tǒng)功能仿真圖說明：當(dāng)輸入適當(dāng)?shù)念l率(sclk)和速度脈沖(wclk)時(shí)，可仿真計(jì)費(fèi)系統(tǒng)的計(jì)費(fèi)功能，當(dāng)計(jì)費(fèi)系統(tǒng)顯示里程為９．９千米時(shí)，得到的里程費(fèi)用為１４８０分。和51 配合使用的時(shí)候，51 和FPGA之間是總線的接口，F(xiàn)PGA相當(dāng)于是51 的一個(gè)存儲器映射外設(shè)，操作的時(shí)候注意讀寫，另外不使用的時(shí)候要把數(shù)據(jù)線變?yōu)槿龖B(tài)。 里程計(jì)費(fèi)模塊LCJF 圖36里程計(jì)算模塊的軟件生成圖形如圖36所示，在計(jì)費(fèi)標(biāo)志信號JFBZ、等待標(biāo)志信號DDBZ、里程標(biāo)志信號LCBZ和時(shí)段標(biāo)志信號XDBZ等信號的控制下，計(jì)算行駛里程超過2 km以上里程的費(fèi)用LCFY?？尚行院芨撸译娐泛唵?，大大減少外圍器件，可以用軟件完全仿真，靈活度高，可以設(shè)計(jì)一些復(fù)雜的系統(tǒng)，而且編好的系統(tǒng)可以在不同的FPGA或CPLD片上通用。基于FPGA的出租車計(jì)費(fèi)器不僅可以解決電子系統(tǒng)小型化、