【正文】 反碼 = （補(bǔ)碼的數(shù)值位末位減1） [N] 原碼 = （反碼的數(shù)值位按位變反）N = （原碼的符號(hào)位1用“”表示）。組合邏輯電路又可根據(jù)輸出端個(gè)數(shù)的多少進(jìn)一步分為單輸出和多輸出組合邏輯電路。數(shù)字信號(hào)指信號(hào)的變化在時(shí)間上和數(shù)值上都是斷續(xù)的，階躍式的，或者說(shuō)是離散的，這類信號(hào)有時(shí)又稱為離散信號(hào)。(1) ()10正確嗎?為什么?(2) 如果已知XY和XZ的邏輯值相同,那么那么Y 和 Z的邏輯值一定相同。(1) (2) 解答（1） （2）8 用卡諾圖化簡(jiǎn)法求出下列邏輯函數(shù)的最簡(jiǎn)“與或”表達(dá)式和最簡(jiǎn)“或與”表達(dá)式。解答上述五種邏輯門中，TTL集電極開(kāi)路門、TTL三態(tài)輸出門和CMOS三態(tài)輸出門的輸出可以并聯(lián)使用。 圖2，要求：(1) 指出在哪些輸入取值下，輸出F的值為1。 表3A BW X Y Z0 00 11 01 10 0 0 00 0 0 10 1 0 01 0 0 1由真值表可寫(xiě)出電路的輸出函數(shù)表達(dá)式為根據(jù)所得輸出函數(shù)表達(dá)式，可畫(huà)出用與非門實(shí)現(xiàn)給定功能的邏輯電路圖如圖8所示。 圖1210．設(shè)計(jì)一個(gè)加/減法器，該電路在M控制下進(jìn)行加、減運(yùn)算。時(shí)序邏輯電路具有如下特征： 電路由組合電路和存儲(chǔ)電路組成，具有對(duì)過(guò)去輸入進(jìn)行記憶的功能； 電路中包含反饋回路，通過(guò)反饋使電路功能與“時(shí)序”相關(guān)； 電路的輸出由電路當(dāng)時(shí)的輸入和狀態(tài)(過(guò)去的輸入)共同決定。典型輸入、輸出 序列如下。解答 根據(jù)激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式，可作出狀態(tài)表如表12所示。 圖15 表15y3y2y1y0y3(n+1)y2(n+1)y1(n+1)y0(n+1)00000001001000110100010101100111100010011010┋11110001001000110100010101100111100010010000dddd┋dddd 根據(jù)二進(jìn)制狀態(tài)表和T觸發(fā)器激勵(lì)表，可求出激勵(lì)函數(shù)最簡(jiǎn)表達(dá)式為 根據(jù)激勵(lì)函數(shù)最簡(jiǎn)表達(dá)式,可畫(huà)出邏輯電路圖如圖16所示?，F(xiàn) 態(tài) y2y1次態(tài)y2(n+1)y1(n+1)/輸出Zx=0x=10001111000/011/010/101/101/001/011/000/0 表1012. 分別用D、T、JK觸發(fā)器作為同步時(shí)序電路的存儲(chǔ)元件，實(shí)現(xiàn)表11 所示二進(jìn)制狀態(tài)表的功能。  圖7 邏輯電路圖 解答 根據(jù)電路圖可寫(xiě)出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式為 根據(jù)輸出函數(shù)、激勵(lì)函數(shù)表達(dá)式和JK觸發(fā)器功能表可作出狀態(tài)表如表4所示，狀態(tài)圖如圖8所示。增加冗余項(xiàng)后的表達(dá)式: 習(xí) 題 五 1. 簡(jiǎn)述時(shí)序邏輯電路與組合邏輯電路的主要區(qū)別。 表5A B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 0┇1 1 1 10000011111d┇d 由真值表可寫(xiě)出輸出函數(shù)表達(dá)式為 F(A,B,C,D)=∑m(5~9)+∑d(10~15) 經(jīng)化簡(jiǎn)變換后，可得到最簡(jiǎn)與非表達(dá)式為 邏輯電路圖如圖11所示。) 解答 假定AB表示一個(gè)兩位二進(jìn)制數(shù)，設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)平方器。 圖 12 第 四 章1． 分析圖1所示的組合邏輯電路，說(shuō)明電路功能，并畫(huà)出其簡(jiǎn)化邏輯電路圖。 圖3（2）實(shí)現(xiàn)的CMOS電路圖如圖4所示。Y=0，等式X + Y = X解答 電路圖如圖1所示。4. 最簡(jiǎn)電路是否一定最佳？為什么？一個(gè)最簡(jiǎn)的方案并不等于一個(gè)最佳的方案。第 一 章1. 什么是模擬信號(hào)？什么是數(shù)字信號(hào)？試舉出實(shí)例。最佳方案應(yīng)滿足全面的性能指標(biāo)和實(shí)際應(yīng)用要求。 圖1  2 用邏輯代數(shù)的公理、定理和規(guī)則證明下列表達(dá)式：(1) (2) (3) (4) 解答(1) 證明如下 (2) 證明如下 (3) 證明如下 （4）證明如下 3 用真值表驗(yàn)證下列表達(dá)式：(1) (2)  解答 (1) 真值表證明如表1所示。Y 不成立。 圖4（3）實(shí)現(xiàn)的CMOS電路圖如圖5所示。 圖1 組合邏輯電路 解答 根據(jù)給定邏輯電路圖寫(xiě)出輸出函數(shù)表達(dá)式 用代數(shù)法簡(jiǎn)化輸出函數(shù)表達(dá)式 由簡(jiǎn)化后的輸出函數(shù)表達(dá)式可知，當(dāng)ABC取值相同時(shí)，即為000或111時(shí)，輸出函數(shù)F的值為1，否則F的值為0。由題意可知，電路輸入、輸出均為二進(jìn)制數(shù)，輸出二進(jìn)制數(shù)的值是輸入二進(jìn)制數(shù)AB的平方。
圖119．設(shè)計(jì)一個(gè)檢測(cè)電路，檢測(cè)4位二進(jìn)制碼中1的個(gè)數(shù)是否為偶數(shù)。 解答組合邏輯電路:若邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出值僅僅取決于該時(shí)刻各輸入值的組合，而與過(guò)去的輸入值無(wú)關(guān)，則稱為組合邏輯電路。 現(xiàn)態(tài) y2 y1次態(tài) y2( n+1)y1(n+1)/輸出Zx=0x=1 00 01 10 1101/010/011/000/111/100/001/010/1表4 圖8 由狀態(tài)圖可知，該電路是一個(gè)模四可逆計(jì)數(shù)器。試寫(xiě)出激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式，比較采用哪種觸發(fā)器可使電路最簡(jiǎn)。 圖16。13. 已知某同步時(shí)序電路的激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式為 試求出改用JK觸發(fā)器作為存儲(chǔ)元件的最簡(jiǎn)電路。7 .作出“0101”序列檢測(cè)器的Mealy型狀態(tài)圖和Moore型狀態(tài)圖。時(shí)序邏輯電路:若邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出信號(hào)不僅與電路該時(shí)刻的輸入信號(hào)有關(guān)，還與電路過(guò)去的輸入信號(hào)有關(guān)，則稱為時(shí)序邏輯電路。  解答 假定采用異或門實(shí)現(xiàn)給定功能，設(shè)輸入的四位代碼用B4B3BB1表示，輸出函數(shù)用F表示，根據(jù)題意和異或運(yùn)算的規(guī)則，可直接寫(xiě)出輸出函數(shù)表達(dá)式為 邏輯電路圖如圖12所示。假定用WXYZ表示輸出的4位二進(jìn)制數(shù)，根據(jù)電路輸入、輸出取值關(guān)系可列出真值表如表3所示。 實(shí)現(xiàn)該電路功能的簡(jiǎn)化電路如圖2所示。(1) TTL集電極開(kāi)路門；(2) 普通具有推拉式輸出的TTL與非門；(3) TTL三態(tài)輸出門；(4) 普通CMOS門；