【正文】 理圖文檔上添加下面哪個特殊字符 ，可以在 原理圖打印 時，顯示裝配變量的信息 ？ （ B） A、 =VariantDescription B、 =VariantName C、 =VariantLabel D、 =VariantTag 17. 一個 PCB 中包含 100pin的 BGA器件，至少應(yīng) 設(shè)計(jì)幾層板： （ D） A. 1 B. 2 C. 3 D. 4 18. 下列哪種封裝不是電阻的封裝 ： （ C） A. 。 B. 信號層不能鋪銅 。 ⑴ parallel segment(平行布線 )： 用于平行布線的長度和間距，保持差分阻抗完全匹配，確保時序的準(zhǔn)確性與對稱性。補(bǔ)淚滴、 雙層 實(shí)心 鋪地。 12 很多 CAE Decal 不是方形，需要一步一步人工完成。 1. 從工具條 (Toolbar) 中選擇封裝編輯（ Decal Editing）圖標(biāo)。 交互的總線布線 (Bus Routing)方式現(xiàn)在有效了。相對于一般的 FR4 材質(zhì)，射頻電路板傾向與采用高 Q 值的基材，這種材料的介電常數(shù)比較小，傳輸線分布電容較小，阻抗高，信號傳輸時延小。 當(dāng)?shù)亩私臃绞?。但是有觀點(diǎn)認(rèn)為這樣會增大信號的衰減，影響傳輸距離，為什么？我在一些大公司的評估板上看到高速布線有的盡量靠近且平行，而有的卻有意的使兩線距離忽遠(yuǎn)忽近，哪一種效果會更好？我的信號1GHz 以上，阻抗為 50 歐姆?？捎美? 大高速信號和模擬信號之間的距離，或加 ground guard/shunt traces 在模擬信號旁邊。 在做 PCB 板的時候 ，一般來講都要減小回路面積，以便減少干擾，布地線的時候，也不應(yīng)布成閉合形 式，而是布成樹枝狀較好，還有就是要盡可能增大地的面積。 ２， PCB 工藝要求。 至于要大多少 , 可用仿真軟件算出來。基本上 IBIS可看成是實(shí)際芯片 I/O buffer 等效電路的電氣特性資料，一般可由SPICE 模型轉(zhuǎn)換而得 (亦可采用測量， 但 限制較多 )，而 SPICE 的資料與芯片制造有絕對的關(guān)系，所以同樣一個器件不同芯片廠商提供，其 SPICE 的資料是不同的，進(jìn)而轉(zhuǎn)換后的 IBIS 模型內(nèi)之資料也會隨之而異。 。請問，對這樣的 PCB布線在材質(zhì)上有何要求？如何防止射頻、中頻以及低頻電路互相之間的干擾？現(xiàn)代高速 PCB 設(shè)計(jì)中，為了保證信號的完整性，常常需要對器件的輸入或輸出端進(jìn)行端接。 1. 從彈出菜單 (Popup Menu) 中點(diǎn)中選擇管腳 / 過孔 / 標(biāo)記(Select Pin/Vias/Tacks) ，為了進(jìn)行總線布線 (Bus Routing)的需要，限制你的可選擇內(nèi)容。 * 27 在 Preview 庫中有幾個元件類型 (Part types) 所對應(yīng)的 PCB 封裝 (PCB Decal) 已經(jīng)指定了，而且已經(jīng)建立了它 28 板邊框 (Board Outline)是采用與繪制項(xiàng)目、覆銅和灌銅等相同的方法建立的多邊形。 5 驗(yàn)證設(shè)計(jì) (Verify Design) 命令讓你檢查你設(shè)計(jì)中的安全間距(Clearance)、連接性 (Connectivity)、高速電路 (High Speed)和平面層 (Plane)的錯誤。 3. 按照上圖中 Q1（ IRF7313）的樣子和下面 IRF7313 的引腳定義在 “H ” 中新建一個名為IRF7313的元件，一個 IRF7313元件中包含兩個 N溝道 MOSFET： a) 創(chuàng)建兩個子件，繪制圖形和引腳 ； b) 設(shè)置屬性 Default Designator： “Q?” ； c) 設(shè)置屬性 Comment： “IRF7313” ； d) 設(shè)置屬 性 Description： “HexFET Power MOSFET, Dual MOSFET, 30V, 3A” ； e) 其余屬性默認(rèn)； f) 添加 Footprint： i. 名為 “SOIC127P600 8AN” ； ii. 位于庫文件 “Pcb \Surface Mount\” 中。 4. 下 列 哪些 條件屬于 規(guī)則 檢測選項(xiàng) ？ （ ABD ） A、 布線 線寬 B、 布線轉(zhuǎn) 角 角度 C、 元件 布局 方向 D、 信號 電氣類型 5. 關(guān)于電子設(shè)計(jì)時應(yīng)遵循的電磁兼容性準(zhǔn)則，以下說法中正確的是（ ABD） A、 不應(yīng)出現(xiàn)由電磁兼容所引發(fā)的安全性問題 B、 符合電磁泄漏規(guī)范 C、 數(shù)字信號與模擬信號的參考地電源完全物理隔離 D、 符合應(yīng)用領(lǐng)域中所有的 EMC 標(biāo)準(zhǔn) 6. 在網(wǎng)格覆 銅 時，包含下列那種網(wǎng)格模式 ？ （ ACD） A、 90 度 模式 B、 30 度 模式 C、 水平 模式 D、 45 度 模式 7. 關(guān)于管腳交換，下面哪種說法 是 正確 的 ？ （ ACD ） A、 管腳交換的設(shè)置存儲在原理圖元件的管腳上 B、 對于一個器 件的管腳交換是在原理圖編輯器中使能的 C、 在同一個管腳組里的所有的管腳可以進(jìn)行交換 D、 對于一個器件的交換設(shè)置，應(yīng)該在配置管腳交換對話框進(jìn)行 8. 貼片芯片用什么方法焊接的（ BC ） B. 用一般烙鐵焊接，但要有一定技術(shù) C. 用專用工具焊接 D. 用焊錫膏粘上去 E. 用高檔焊錫 9. 放置元器件的說法中，正確的是（ ABC） A. 元件最好對齊到較大的網(wǎng)格上，以利美觀 。 D. 鉆孔 . 22. 如果 PCB 上使用了大面積實(shí)心（ Solid）覆銅，在進(jìn)行回流焊時 ： （ D） A. 會使受熱更加均勻； B. 需要調(diào)高回流焊溫度； C. 會影響周圍器件受熱； D. 會使電路板基材彎曲； 大面積覆銅，如果過波峰焊時，板子就可能會翹起來，甚至?xí)鹋荨? 9. 在設(shè)計(jì) PCB 電路板形時，最適合做為邊框定義的板層為（ C） A. 頂層絲印層（ TopOver Layer） B. 焊盤助焊層（ PasteMask Layer） C. 禁止布線層（ KeepOut Layer） D. 機(jī)械層（ Mechanical Layer） 10. 在繪制 PCB 元件封裝時，其封裝中的焊盤孔徑（ C）。 B. Power Plane。 D. 焊接后，過孔被遮擋，難于差錯 . 21. 某個 PCB 中， 安全 間距過小， 加工中 哪一工藝步驟最可能失敗 ： （ C） A. 阻焊掩膜 。 介電常數(shù) Er，介質(zhì)厚度或基板厚度 H，走線寬度 W，走線厚度 T。 * 2 灌銅 Copper Pour 與貼銅 Copper 的不同點(diǎn)在于，畫完Copper 的外形框之后 ,對其內(nèi)部全部鋪銅，而不避讓任何的網(wǎng)絡(luò)和元件等等目標(biāo) 3 PADS Layout 提供了一個 PCB 設(shè)計(jì)外形物理尺寸標(biāo)注的工具。 * 21 BGA 工具盒是 Pads Layout 新增加的 工具盒，但它僅僅用于 BGA 封裝的設(shè)計(jì)。 10. 為了定義一個圓，按鼠標(biāo)左鍵并且將光標(biāo)向中心點(diǎn)以外的方向移動一個 設(shè)計(jì)柵格 (Design Grid) (20 mils) ，再按鼠標(biāo)左鍵完成這個圓。 使用過孔形狀 (Via Patterns) 進(jìn)行總線布線 (Bus Routing) 總線布線 (Bus Routing)還具有自動采用某種過孔方式 (Via Patterns) 、插入過孔 (Vias) 的能力。我們從網(wǎng)上下載 的庫大多數(shù)都不太準(zhǔn)確，很影響仿真的參考性。一般仿真軟件會因線路模型或所使用的數(shù)學(xué)算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況，這時候在原理圖上只能預(yù)留一些 terminators(端接 )，如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。 若兩線忽遠(yuǎn)忽近 , 差分阻抗就會不一致 , 就會影響信號完整性 (signal integrity)及時間延遲 (timing delay)。 4，差分信號中間一般是不能加地線。無論怎樣分，最終的大地只有一個。所以， 最好 先用安排走線和 PCB 疊層的技巧來解決或減少 EMI 的問題， 如高速信號走內(nèi)層。