基于fpga的狀態(tài)機(jī)的實現(xiàn)(留存版)
【正文】 1110110001111111 Mealy型序列檢測狀態(tài)機(jī)的設(shè)計利用Verilog設(shè)計一個電路，對輸入的一串二進(jìn)制數(shù)用于檢測序列中3個或者3個以上的1，當(dāng)檢測到第三個1出現(xiàn)的時候，輸出立刻變1，否則輸出為0。二、 問題描述 Moore型序列檢測狀態(tài)機(jī)的設(shè)計利用Verilog設(shè)計一個電路，對輸入的一串二進(jìn)制數(shù)用于檢測序列中3個或者3個以上的1，其狀態(tài)描述如下表所示。 end always(current or din) begin case(current) S0:begin op = 0。 parameter S0 = 239。 op = 1。圖5 Moore型狀態(tài)機(jī)仿真電路圖圖6 Mealy型狀態(tài)機(jī)仿真電路圖七、 設(shè)計結(jié)果設(shè)計的源程序可以實現(xiàn)題目所提出的要求，并通過仿真進(jìn)行驗證。 if(din == 0) next = S0。 end default:begin op = 0。b11。在有限狀態(tài)機(jī)中，狀態(tài)寄存器的的下一個狀態(tài)不僅與輸入信號有關(guān)，而且還與該寄存器的當(dāng)前狀態(tài)有關(guān)，因此有限狀態(tài)機(jī)又可以認(rèn)為是組合邏輯和寄存器邏輯的一種組合。定義一個輸出，用于檢測序列中3個或者3個以上的1。 else next =
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1