【正文】 4 1 3 ) 74211 )( mmmmA B CM ????? ? 76532 mmmmA B CM ???? 414 試用 3/8 譯碼器 74LS138 實現(xiàn) 一位全減器的邏輯功能。LACB1D圖 T 4 1 7 習(xí) 題 4 1 7 的 圖 解 417 對于 74LS151， 當(dāng) S＝ 0 時 ,其輸出函數(shù)式為 3012202010120202 DAAADAAADAAADAAAY ???????????? 7012601250124012 DAAADAAADAAADAAA ???????? （ JT417a） 按圖 T417 所示，將 D、 C、 B、 A 帶入 JT416 式可得 1100 ???????????????? CBDBCDBCDBCDL AD C BABDCABCDABCD ?????????????? （ JT417b） 整理的 D C B AABDCABCDABCDCBDBCDL ??????????????? （ JT417c） 418 圖 T418 是用雙 4選 1 數(shù)據(jù)選擇器組成的邏輯電路，試寫出輸出函數(shù) L 與輸入變量 A、 B、 C、 D 之間的邏輯函數(shù)式。 要求寫電路的輸出函數(shù)式；列出 8選 1 數(shù)據(jù)選擇器 各 輸入 端 與待實現(xiàn)函數(shù) 各 輸入 變量的對應(yīng)關(guān)系 ； 畫電路圖 。 允許附加必要的門電路。 （ 2） 修正電路的 設(shè)計 設(shè)計 修正電路，先列設(shè)計一覽表 ，見表 JT425(b). 表 J T 4 2 5 ( b ) 修 正 值 0 0 0 00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 01 1 0 0 1第 2 片 7 4 L S 8 3 的 輸 入 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 10 1 0 1 00 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 1第 2 片 7 4 L S 8 3 的 輸 出兩 個 8 4 2 1 B C D 碼 相 加 的 和 A3 A2 A1 A0CO 1 S3 S2 S1 S0 B3 B2 B1 B0CO 2 S3 S2 S1 S0 由表 JT425(b)可寫出修正函數(shù) B3( CO 1A3A2A1A0) = B0 = 0 約 束 項 ： ∑ d = ( 2 0 ~ 3 1 )( J T 4 2 5 a )B2( CO 1A3A2A1A0) = B1 = ∑ m ( 1 0 ~ 1 9 ) 用卡諾圖化簡 修正函數(shù) ，化簡過程如圖 JTP424(c)所示，結(jié)果得 B2=B1=CO1+A3A1+A3A2 （ JT425b） 從表 JT225(b)還可看出， 兩個 8421BCD 碼相加時的進位 CO 等于 A2 或 A1。設(shè)相加（減）的兩個數(shù) 15 均為正整數(shù)；被加數(shù)為 0123 AAAAA? ，從 74LS283 的 0123 AAAA 端接入；加數(shù)為0123 CCCCC? ，從 74LS283 的 0123 BBBB 端接入；相加時，應(yīng)使 A 和 C 直接相加；相減時，應(yīng)使 A 和 C 的補碼相加 。表 J T 4 2 0 待 實 現(xiàn) 的 函 數(shù)數(shù) 據(jù) 選 擇 器地 址 輸 入 端數(shù) 據(jù) 輸 入 端MM 39。+AB ， 這是同或邏輯功能。 M2 的容量是 M1 的兩倍。 C + A B 39。 因此 ， 可寫出電路的輸出邏輯函數(shù)式 。 48 試 用與非門 設(shè)計一個組合邏輯電路，該電路有兩個輸入端 A、 B，一個功能控制端M，當(dāng) M=0 時，電路實現(xiàn)同或功能；當(dāng) M=1 時，電路實現(xiàn)異或功能。 0 0 0 1 1 1 1 00 00 11 11 0YA BC D0 0 0 00 0 1 00 1 1 10 0 1 0圖 J T 4 4 a ALBC圖 J T 4 4 b D 45 某汽車駕駛員培訓(xùn)班進行結(jié)業(yè)考試，有 A、 B、 C 三名評判員，其中 A 為主評 判員， B、 C 為副評判員。 B39。 M 為控制信號，通過 M 電平的高低來選擇讓 A 還是讓B 從輸出端送出。 輸 入 輸 出A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 10110100 1Y表 JT46 （ 2） 寫輸出邏輯函數(shù)式 A B CCBACBACBAY ?????????? (JT46a) （ 3） 畫邏輯 電路 圖 因為要求用與非門畫邏輯電路圖，所以先將式 JT46 轉(zhuǎn)換為與非 — 與非式 ))()()()(( ???????????? A B CCBACBACBAY (JT46b) 根據(jù) JT46(b)畫電路圖，如圖 JT46 所示。 6 7 4 L S 1 3 81 0 0M A B圖 J T 4 9YY7 Y6 Y5 Y4 Y3 Y2 Y1 Y0A2 A1 A0S1 S2 S3