【正文】 流迅速減小并趨于零。 CMOS電路應(yīng)用較普遍 ， 不但適合通用邏輯電路的設(shè)計(jì) ， 而且綜合性能最好 。ABL = A T2的發(fā)射極電流在 R3 上產(chǎn)生的壓降又使 T5 ，輸出 F為低電平 (≈)。 在產(chǎn)品手冊(cè)中常稱(chēng)為 輸入低電平電壓 ， 用 VIL（ max） 表示 。 ① 寄生三極管效應(yīng)。 7400 7420 （ 1）命名方式 SN 74 ALS 00 表明生產(chǎn)者為德州儀器公司 54：軍用（ 55℃ ～ 125℃ ） 74：商用（ 0℃ ～ 70℃ ） 子系列 邏輯功能： 00：與非門(mén) 32：與門(mén) 02：或門(mén) 04：非門(mén) 等 * TTL子系列 BGA封裝 可以支撐更多的 I/O引腳數(shù)。 +VBA amp。 由 所以： RP（ min） ＜ RP＜ RP（ max） +Vamp。輸出 F便被懸空，即處于高阻狀態(tài)。 Ve=VR－ =－ 流過(guò) Re的電流為： Ie=〔 － － (－ 5)〕 / = 該電流全部流過(guò) T2管的集電極， VO2為： VO2= 0－ αIeRC2≈ － 顯然 ,T2工作在放大區(qū)。 三、 CMOS邏輯門(mén)電路 CMOS反相器 ＣＭＯＳ反相器的電路結(jié)構(gòu)如右圖所示。 (T1和 T2均導(dǎo)通） 輸入端信號(hào)（ Vi）傳輸至輸出端（ Vo）。為了防止產(chǎn)生靜電擊穿，雖然都在輸入端加了保護(hù)電路，但并不能保證絕對(duì)安全，因此使用 CMOS電路時(shí)，必須注意以下事項(xiàng)： （ 1）存放 CMOS集成電路要屏蔽，一般放在金屬容器內(nèi)，也可用金屬箔將引腳短路。因此，必須采用接口電路將TTL電路的輸出高電平提高到 ，具體有以下幾種方法： 1) 時(shí)，在 TTL的輸出端與 VDD之間接上拉電阻RL如下圖所示。 用 CMOS驅(qū)動(dòng)器驅(qū)動(dòng) TTL電路 通過(guò)電流放大器驅(qū)動(dòng) TTL 3）可用 74HC/74HCT系列 CMOS門(mén)直接驅(qū)動(dòng) TTL門(mén)電路。 電流大小選擇的依據(jù)是電路的總功率。 （ 3） CMOS非門(mén)的關(guān)門(mén)電平 VOFF為 ，開(kāi)門(mén)電平 VON為。 CMOS三態(tài)門(mén) AL?工作原理： 當(dāng) EN=0時(shí)， TP2和 TN2同時(shí)導(dǎo)通， 為 正常的非門(mén)，輸出 LVAENDDP2TP1TTN2N1T11△ENAL CMOS傳輸門(mén) (TG門(mén) ) TG C C Vi Vo VDD Vi Vo C C T1 T2 工作原理：設(shè) PMOS管和 NMOS管的開(kāi)啟電壓的絕對(duì)值均為 2V，VDD=5V。當(dāng) RDS1RDS2時(shí)，輸出為低電平。 ECL門(mén)的核心電路是電流開(kāi)關(guān)電路。 工作狀態(tài) 禁止?fàn)顟B(tài) (隔離狀態(tài) ) TS門(mén)有三種輸出狀態(tài)： ? 三態(tài)門(mén)經(jīng)常作為輸出級(jí)與其它邏輯電路集成為一個(gè)邏輯器件 ? 最簡(jiǎn)單的器件有三態(tài)恒等門(mén)、三態(tài)非門(mén)、三態(tài)與非門(mén)等，商品名稱(chēng)為緩沖器 （驅(qū)動(dòng)門(mén)）。39。 集電極開(kāi)路與非門(mén)只有在外接負(fù)載電阻RL和電源 U’CC后才能正常工作。 針柵陣列 （ PGA） 因此 ， 把允許拉出輸出端的電流定義為 輸出高電平電流 IOH。 抗干擾能力 (m A ) 1511CCIL ?????RVVI b四、 TTL與非門(mén)的帶負(fù)載能力 1．輸入低電平電流 IIL與輸入高電平電流 IIH （ 1） 輸入低電平電流 IIL—— 是指當(dāng)門(mén)電路的輸入端接低電平時(shí)，從門(mén)電路輸入端流出的電流。 （ 2） 輸出低電平電壓 VOL——在正邏輯體制中代表邏輯 “ 0”的輸出電壓 。通常將這種形式的電路稱(chēng)為推拉式電路或圖騰柱輸出電路。 實(shí)際電路中往往用下圖所示電路來(lái)等效 MOS的開(kāi)關(guān)電路，圖中 Ci表示 MOS管的柵極輸入電容。 采用金屬 氧化物半導(dǎo)體場(chǎng)效應(yīng)管作為元件?？芍?， 三極管可分別工作在飽和區(qū) 、 放大區(qū) 、 及截止區(qū) ， 開(kāi)關(guān)電路中 ， 三極管分別工作在飽和區(qū)和截止區(qū) 。 所以該電路滿足與非邏輯關(guān)系 ， 即： TTL(Transistor Transistor Logic)電路是晶體管 晶體管邏輯電路的簡(jiǎn)稱(chēng)。 βIb1 充電 放電 （ 2） 采用了推拉式輸出級(jí) ， 輸出阻抗比較小 ， 可迅速給負(fù)載電容充放電 。 產(chǎn)品規(guī)定 VIH（ min） =2V。 當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加 ， 灌電流增大 ， 會(huì)使 T5脫離飽和 ， 輸出低電平升高 。 先進(jìn)低功耗肖特基 （ ALS） 安裝時(shí)，需要通過(guò)主板上的 CPU扣架來(lái)固定，以便 CPU可以正確地壓在Socket露出來(lái)的具有彈性的觸須上。 RP為最大值時(shí)要保證輸出電壓為 VOH（ min） ， 由 得： OC門(mén)進(jìn)行線與時(shí) ， 外接上拉電阻 RP的選擇： +Vamp。( m i n)( m a x)( m a x) ???ILOLOLCCP ImIVVR39。 EN=1時(shí) : G1工作， G2處于高阻狀態(tài)，數(shù)據(jù) D1被送至總線； EN=0時(shí) :G2工作， G1處于高阻狀態(tài)，總線上的數(shù)據(jù)被送到數(shù)據(jù)端 D2。 邏輯功能強(qiáng) 互補(bǔ)輸出，同時(shí)實(shí)現(xiàn)或和或非功能。 當(dāng) UIH=VDD時(shí)，因 ︱ UGSP ︱ =0 ＜ ︱ UGS(th)P︱ ,故VP截止；又因?yàn)? UGSN=VDD＞ UGS(th)N ， VN導(dǎo)通。 ③ 電源電壓極性不能反接 ,防止輸出短路。 （ 5）測(cè)試 CMOS電路時(shí)，若信號(hào)源和線路板采用兩組電源，則應(yīng)先接通線路板電源，斷電時(shí)應(yīng)先斷開(kāi)信號(hào)源電源，即禁止在 CMOS電路本身沒(méi)有接通電源的情況下接入輸入信號(hào)。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 19 A pr 2022 S he e t of F i l e : C : \ P r ogr a m F i l e s \ D e s i gn E xpl or e r 99 S E \ E xa m p l e s \ z xj .ddbD r a w n B y:11111Vi Vo Vi VoViamp。將 CMOS并聯(lián)以提高帶負(fù)載能力 2) 可在 CMOS門(mén)的輸出端增加一級(jí) CMOS驅(qū)動(dòng)器，如CC4010或漏極開(kāi)路的驅(qū)動(dòng)器 CC40107。一般應(yīng)將與門(mén)及與非門(mén)的多余輸入端接 VDD或高電平上，或門(mén)及或非門(mén)的多余輸入端接 VSS或低電平上；若電路的工作速度不高，不需要特別考慮功耗，也可將多余端與使用端并聯(lián)，如下圖。 （ 2） 高速的 CMOS——HC系列 。 CMOS反向器 G G S D D S 從上述的 CMOS反相器可知，無(wú)論輸入是高電平還是低電平， VP 與 VN總是一只導(dǎo)通，另外一只截止，因此這種電路結(jié)構(gòu)的輸出狀態(tài)具有互補(bǔ)性，且截止管內(nèi)阻非常高，故靜態(tài)電流極小，因而ＣＭＯＳ反相器的靜態(tài)功耗極小，非常利于高集成度的實(shí)現(xiàn)。 抗干擾能力差 一、概述 1．ＭＯＳ集成電路的分類(lèi) ＭＯＳ集成電路可分為三類(lèi)： (1) ＮＭＯＳ電路：是指由Ｎ溝道增強(qiáng)型ＭＯＳ管構(gòu)成的門(mén)電路； (2) ＰＭＯＳ電路：是指由Ｐ溝道增強(qiáng)型ＭＯＳ管構(gòu)成的門(mén)電路： (3) ＣＭＯＳ電路：是指兼有Ｎ溝道和Ｐ溝道增強(qiáng)型ＭＯＳ管構(gòu)成的門(mén)電路，稱(chēng)為互補(bǔ)ＭＯＳ電路，簡(jiǎn)稱(chēng)為ＣＭＯＳ電路。 ? 三態(tài)門(mén)的重要用途就是使多個(gè)發(fā)送信號(hào)的部件可以共用總線傳輸數(shù)據(jù)。 即 F=F1 RCCP??VOHIIHIIHIIHnmamp。 七、 TTL其它邏輯門(mén) —— OC門(mén)和 TS門(mén) (1)集電極開(kāi)路門(mén) (OC門(mén) ) 在工程實(shí)踐中，有時(shí)需要將幾個(gè)門(mén)的輸出端并聯(lián)使用，以實(shí)現(xiàn)與邏輯，稱(chēng)為線與。 ② 74H：高速系列，是在 74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門(mén)的平均傳輸時(shí)間 tpd＝ 6ns，平均功耗 P＝ 22mW。 由此可得出 扇出系數(shù) : IOL IHOHOHIIN ? （ 2）拉電流負(fù)載 NOH稱(chēng)為 輸出高電平時(shí)的扇出系數(shù) 。 近似地 : Vth≈( VOFF+VON ) /2 即： Vi＜ Vth，與非門(mén)關(guān)門(mén)，輸出高電平； Vi＞ Vth，與非門(mén)開(kāi)門(mén)，輸出低電平。 截止延遲時(shí)間 tPLH——從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。 下面，重點(diǎn)討論 TTL與非門(mén) 第三節(jié) TTL邏輯門(mén)電路 一、 TTL與非門(mén)的基本結(jié)構(gòu)及工作原理 1． TTL與非門(mén)的基本結(jié)構(gòu) BAC+VRPCC （ + 5V ）PPP