【正文】 E 。 when “10” = mux_out = c。 ? 構造體可以用行為、數據流和結構等多種方式描述一個設計實體。 nreset : IN std_logic。 ? Package(程序包 ) 構成庫的基本單元，使實體和結構體內的數據類型、常量、子程序等對于其他設計單元可見，包括包頭和包體兩部分。 ? 1986 年 , 第一個 VHDL 公開版發(fā)表。 □ VHSIC—Very High Speed Integrated Circuit（ 1982年 ） □ 由美國國防部 (DOD)制定 ， 作為各合同廠商之間提交復雜電路設計文檔的一種標準方案 。 VHDL程序基本結構 VHDL的基本 設計單元 ? Entity(實體 ) 用來說明模型的外部特征。 : BUFFER BIT)。 語句按放置的順序執(zhí)行 。 END LOOP。庫說明語句 ? 庫說明語句一般格式： LIBRARY 庫名 1； LIBRARY 庫名 2； ． ． LIBRARY 庫名Ｎ ； 庫說明語句使用范圍： 從一個設計實體的實體說明開始到它所屬的構造體配置為止。 s : IN BIT。 怎樣使 VHDL程序變成實用電路 VHDL文本編輯器 VHDL綜合器 FPGA/CPLD 適配器 FPGA/CPLD 編程下載器 FPGA/CPLD 器件和電路系統(tǒng) 時序與功能 仿真器 VHDL 仿真器 ALTERA Cadence Exemplar Synopsys Synplicity Viewlogic …... 第 ３ 章 習題 1. 什么是 VHDL？其主要特點 ? 2. VHDL程序由哪幾部分組成？試畫出其結構示意圖。 General VHDL Format ENTITY test IS PORT (input_pin_name : IN bit。 ASIC庫 資源庫，又稱邏輯門庫，含已通過編譯的設計實體， 需加調用說明語句。 E L S I F s e t = ‘ 0 ’ A N D r e s e t = ‘ 1 ’ T H E N E N D I F 。 ARCHITECTURE和 BEGIN之間是構造體參數說明區(qū)； BEGIN和 END之間是構造體功能說明語句區(qū)。 端口模式 模式說明 IN 輸入端口，只讀模式， 變量或信號通過該端口讀入 OUT 輸出端口，單向賦值模式， 信號通過該端口輸出 BU F F ER 雙向端口，具有讀功能的輸出模式， 只能有一個驅動源 IN OU T 雙向端口，既可流入，又可流出， 信號可通過該端口讀入或輸出 設計實體端口模式說明 端口模式（ MODE） 端口模式 （ MODE） 有以下幾種類型： IN ； OUT； INOUT ； BUFFER 端口模式可用下圖說明： （ 黑框代表一個設計或模塊 ） IN OUT BUFFER INOUT 實體 (ENTITY)與電路圖設計中的電路元件符號 (Symbol)相對應。 VHDL主要特點 ? VHDL是一門標準化語言，適用于各種 EDA設計開發(fā)工具，具有很強的可移植性。硬件描述語言與數字系統(tǒng)開發(fā) 第 3章 硬件描述語言 VHDL及其程序結構 ? VHDL及其特點 ? VHDL程序結構 ? VHDL的實體 ? VHDL的構造體 ? VHDL的庫及配置 ? VHDL的描述風格 EDA設計描述 —HDL ? VHDL具有強大的行為描述能力，豐富的仿真語句和庫函數，對設計的描述也具有相對獨立性。 ? 1997 發(fā)布能夠同時描述數字和模擬集成電路的 VHDL 語言標準(VHDL AMS) 。 END YMQ4_7。 構造體 (ARCHITECTURE)說明語句的一般格式為： ARCHITECTURE 構造體名