【正文】 elsif count=200 then t=01100000。use 。 then count:=0。 qt=q(8 downto 1)。when 51 =q=000001100。when 35 =q=010110110。when 19 =q=111110100。when 3 =q=101001010。 8位數(shù)據(jù)輸出end Zhengxianbo。由于這些波形產(chǎn)生都是在FPAG芯片中產(chǎn)生,產(chǎn)生的都是數(shù)字信號(hào),比如三角波,它從00000000，CLK來一個(gè)上升延信號(hào)系統(tǒng)會(huì)自動(dòng)給它加1，變成了00000001，再把這個(gè)8位二進(jìn)制的信號(hào)輸出來，這樣周而復(fù)始地工作。VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成電路硬件描述語言）誕生于1982年，是由美國國防部開發(fā)的一種快速設(shè)計(jì)電路的工具，目前已經(jīng)成為IEEE（The Institute of Electrical and Electronics Engineers）的一種工業(yè)標(biāo)準(zhǔn)硬件描述語言?；贔PGA的函數(shù)信號(hào)發(fā)生器題 目：多功能信號(hào)發(fā)生器的設(shè)計(jì)l 摘 要：在傳感器設(shè)計(jì)、模擬試驗(yàn)等方面經(jīng)常需要產(chǎn)生一些測試信號(hào)，一臺(tái)能方便產(chǎn)生各種有規(guī)律和不規(guī)則信號(hào)的任意信號(hào)產(chǎn)生器將減少設(shè)備的研制復(fù)雜度。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。當(dāng)然，為了增加人機(jī)界面的交互性與系統(tǒng)功能，可以在原有的基礎(chǔ)上添加一個(gè)標(biāo)準(zhǔn)鍵盤和LED或LCD，這樣就能夠通過編程實(shí)現(xiàn)波形的任意性、幅度變化的靈活性時(shí) 鐘 系 統(tǒng) 控 制 器復(fù) 位波形選擇頻率選擇方波階梯波鋸齒波遞增鋸齒波遞減三角波正弦波TLC7528 I/V轉(zhuǎn)換運(yùn)放輸出分頻器 FPGA 系統(tǒng)方案圖函數(shù)發(fā)生器的硬件設(shè)計(jì) 波形發(fā)生器制作過程中用到的硬件有: 5V的電源、以ALTERA公司生產(chǎn)的芯片，和以這個(gè)目標(biāo)芯片為核心的核心板，核心板上有穩(wěn)壓管及其供電系統(tǒng)、50MHZ的晶振、SDRAM：8Mbyte、Flash：2Mbyte，此外所有IO配置管腳通過插針引出，下載設(shè)計(jì)到目標(biāo)芯片時(shí)用到的并口下載數(shù)據(jù)線；還用到選擇波形的按鈕。clock時(shí)鐘信號(hào)，clrn復(fù)位信號(hào) qt: out std_logic_vector(7 downto 0))。when 2 =q=100110010。when 18 =q=111111010。when 34 =q=011001110。when 50 =q=000000110。 end if。039。use 。 elsif count=250 then t=01110000。use 。use 。 else t=t1。ARCHITECTURE behave OF PULSE IS SIGNAL FULL:STD_LOGIC。EVENT AND FULL=39。ENTITY Xuanzeqi ISPORT ( address: in std_logic_vector(2 downto 0)。 END ARCHITECTURE behave。END ARCHITECTURE behave。 END IF。ENTITY PULSE ISPORT ( CLK: in std_logic。 else t=t+1。end process。clk是時(shí)鐘信號(hào)，當(dāng)復(fù)位信號(hào)有效時(shí)，輸出為‘0’，輸出最小值設(shè)為“0”，最大值設(shè)為“255”，從“0”開始，當(dāng)時(shí)鐘檢測到有上升沿的時(shí)候，輸出就會(huì)呈現(xiàn)遞增的趨勢，加“1”。 elsif count=450 then t=11011000。 t:buffer std_logic_vector(7 downto 0))。when 62 =q=011001010。when 46 =q=000000110。when 30 =q=100110010。when 14 =q=111111010。else tmp:=tmp+1。正弦波產(chǎn)生模塊sinbo：library ieee。此波形發(fā)生器頻率高、精度好，因此它被稱為高頻精密波形發(fā)生器IC。EDA技術(shù)是現(xiàn)代電子信息工程領(lǐng)域的一門新技術(shù)它是在先進(jìn)的計(jì)算機(jī)工作平臺(tái)上開發(fā)出來的一整套電子系統(tǒng)設(shè)計(jì)的軟硬件工具，它提供了先進(jìn)的電子系統(tǒng)設(shè)計(jì)方法。軟件設(shè)計(jì)。例如在通信、廣播、電視系統(tǒng)中，都需要射頻（高頻）發(fā)射，這里的射頻波就是載波，把音頻（低頻）、視頻信號(hào)或脈沖信號(hào)運(yùn)載出去，就需要能夠產(chǎn)生高頻的振蕩器。FPGA芯片（數(shù)據(jù)產(chǎn)生）在本次設(shè)計(jì)方案中，F(xiàn)PGA芯片采用ALTERA公司生產(chǎn)的EPF10K10LC844型芯片。039。when 7 =q=110100010。when 23 =q=111000101。