【正文】 除帶外信號，所以本系統(tǒng)采用的是四階巴特沃斯低通濾波器 。濾波一般可分為有源濾波和 無源濾波，有源濾波可以使幅頻特性比較陡峭，而無源濾波設(shè)計簡單易行，但幅頻特性不如有源濾波器，而且體積較大。輸出序列的周期最大可達(dá) 2n ，并稱周期達(dá)到最大值的非線性移位寄存器序列為 m序列。 FPGA 管腳多 ,容易實現(xiàn)大規(guī)模系統(tǒng)。 增益調(diào)節(jié)電路 系統(tǒng)要求 — 4 倍可調(diào)， TTL 電平電壓至少為 ，要求為 倍，所以需要先進(jìn)行衰減再放大。 采用 VHDL 語言描述硬件電路時 ,設(shè)計人員并不需要首先考慮選擇進(jìn)行設(shè)計的器件。 六、總結(jié) 設(shè)計采用 FPGA 最小系統(tǒng)為控制核心，實現(xiàn)了一款簡易數(shù)字信號傳輸性能分析儀的設(shè)計。 25 眼圖顯示時不知道為何一開始均出現(xiàn)了過沖量現(xiàn)象（如右圖），為了解決這種現(xiàn)象我們試了改變輸入信號、改變衰減倍數(shù)、改變增益倍數(shù)等方法都沒有解決，最終無意間調(diào)節(jié)低通濾波器的第一階電阻的阻值竟然實現(xiàn)了過沖量的去除，得到了如上的無過沖量的完美眼圖。 表 2 三個低通濾波器的頻率測量表 測試電路 測試頻率 幅值 100kHz 低通率濾波器 50KHz 100KHz 1MHz 40mV 200kHz 低通率濾波器 100KHz 200KHz 2MHz 38mV 500kHz 低通率濾波器 250KHz 500kHz 5MHz 400mV 數(shù)字信號發(fā)生器數(shù)據(jù)率測量 測試方法：通過按鍵控制使數(shù)字信號數(shù)據(jù) 率以 10kbps 步進(jìn)，使用數(shù)字示波器測試輸出 信號數(shù)據(jù)率；（受干擾前后波形對 比見 附表 2） 測試條件： 改變數(shù)據(jù)率從 10kbps— 100kbps 步進(jìn)； 測試時間： 2021 年 7月 31 日 19:40。 (2)VHDL 語言具有強(qiáng)大的硬件描述能力。 衰減器電路 衰減器是在指定的頻率范圍內(nèi)，一種用以引入一預(yù)定衰減的電路。 、下兩陰影區(qū)的間隔距離之半為噪聲容限，噪聲瞬時值超過它就可能發(fā)生錯誤判決。設(shè)計要求的截止頻率較高，因此要求運放的頻帶較寬，選用通頻帶較寬的運放，本設(shè)計選用運放 NE5532，帶寬為 10MHz，適合用于波形發(fā)生電路脈沖放大電路等。此類加法器為多段輸入，可用于模擬電路與數(shù)字電路，用途廣泛，易于調(diào)節(jié)。同時無源濾波器的體積和重量也比較大，其電感還會引起電磁干擾。簡易數(shù)字信號傳輸性能分析儀設(shè)計報告 暑期電子設(shè)計競賽培訓(xùn) 1 簡易數(shù)字信號傳輸性能分析儀 摘要： 本題設(shè)計一個簡易數(shù)字信號傳輸性能分析儀， CycloneIV FPGA 芯片為核心，由 FPGA內(nèi)部 50MHz 時鐘通過 PLL鎖相環(huán)電路分頻得到 10kbps100kbps 數(shù)據(jù)率 10kbps 為步進(jìn)的數(shù)字信號和數(shù)據(jù)率 10Mbps 的偽隨機(jī)信號。 方案二：采用有源濾波器?？蓪⒎档偷哪M噪聲信號直接加載到幅值高的數(shù)字信號上去。 m 序列數(shù)字信號的產(chǎn)生 m 序列是目前廣泛應(yīng)用的一種偽隨機(jī)序列，對于一個 n 級反饋移位寄存器來說，最多可以有 2n 個狀態(tài)，對于一個線性反饋移位寄存器來說，全“ 0”狀態(tài)不會轉(zhuǎn)入其他狀態(tài)，所以線性移位寄存器的序列的最長周期為 2n1。 四、電路與軟件設(shè)計 FPGA 最小系統(tǒng)板 FPGA 最小系統(tǒng)板 采 用的是 Altera 公司 CycloneIV FPGA 芯片。一般以所引入衰減的分貝數(shù)及其特性 阻抗的歐姆數(shù)來標(biāo)明。 VHDL 語言具有多層次的電路設(shè)計描述功能，描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。 表 3 數(shù)字信號發(fā)生器數(shù)據(jù)率測量 數(shù)字信號設(shè)定數(shù)據(jù)率 實際數(shù)據(jù)率測量值 誤差絕對值 輸出信號幅值 輸出信號類型 10kbps 0 TTL 20kbps 0 TTL 30kbps 0 TTL 40kbps 0 TTL 50kbps TTL 60kbps TTL 14 70kbps TTL 80kbps 0 TTL 90kbps TTL 100kbps TTL 增益可調(diào)電路特性測試 測試方法：選擇不 同的頻率值，調(diào)節(jié)滑動變阻器使增益倍數(shù)從 — 4可調(diào)； 測試條件：輸入幅值峰 峰值為 ； 測試時間： 2021 年 7 月 31 日 20:02。這個問題我 們一直不明白為什么，因為低通濾波器的電阻改變后濾波效果就有所變化，實際截止頻率也會發(fā)生變化，這個問題有待進(jìn)一步了解與解決。綜上所述，本設(shè)計達(dá)到設(shè)計要求。 (4)VHDL 語言的設(shè)計描述與器件無關(guān)。本系統(tǒng)采用的是 π型衰減網(wǎng)絡(luò)，通過使用電位器調(diào)節(jié)輸入阻抗來調(diào)節(jié)衰減倍數(shù)（見 附圖 6）。在高速場合 ,單片機(jī)無法代替。 當(dāng)反饋函數(shù) f（ a1,a2,a3,? an）為非線性函數(shù)時，便構(gòu)成非線性移位寄存器，其輸出序列為非線性序列。 4 三、理論分析與參數(shù)計算 濾波器是一種使用信號通過而同時抑制無用頻率信號的電子裝置 ,在信息處 理、數(shù)據(jù)傳送和抑制干擾等自動控制、通信及其它電子系統(tǒng)中應(yīng)用廣泛。但由于集成運放所限，有源濾波電路不適于高電壓大電流負(fù)載，而只適用于信號處理。最終由數(shù)字信號分析電路提取出輸入信號的同步時鐘信號，并在模擬示波器上顯示眼圖。無源濾波器由無源元件（電阻、電容、電感）組成，具有高頻性能好、電路簡單、功能可靠、無需直流供電，能夠輸出高壓大電流等優(yōu)