【正文】 B E N P N+ p+ NPN PNP NPN晶體管刨面圖 AL SiO2 B P P+ PSUB N+ E C N+BL Nepi P+ P型 Si ρ ? 111晶向 ,偏離 2O~5O 晶圓（晶片） 晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由電弧爐的提煉還原成 冶煉級的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過慢速分 解過程，制成棒狀或粒狀的「多晶硅」。光 IIIN管場區(qū)光刻， N管場區(qū)注入，以提高場開啟，減少閂鎖效應(yīng)及改善阱的接觸。光刻 Ⅸ 引線孔光刻（反刻 AL）。這樣做可以讓這些金屬原子針對極窄、極深的結(jié)構(gòu)進(jìn)行溝填，以形成極均勻的表層，尤其是在最底層的部份。 一般來說，圖案晶圓檢測系統(tǒng)系以白光或雷射光來照射晶圓表面。其過程為將導(dǎo)線架置於框架上並預(yù)熱，再將框架置於壓模機(jī)上的構(gòu)裝模上，再以樹脂充填並待硬化。溫度循環(huán)測試（ temperature cycle） ? 8。 PFP（ Plastic Flat Package）方式封裝的芯片與 QFP方式基本相同。 六、 MCM多芯片模塊 ? 為解決單一芯片集成度低和功能不夠完善的問題，把多個高集成度、高性能、高可靠性的芯片，在高密度多層互聯(lián)基板上用 SMD技術(shù)組成多種多樣的電子模塊系統(tǒng)，從而出現(xiàn) MCM(Multi Chip Model)多芯片模塊系統(tǒng)。 。用這種形式封裝的芯片必須采用 SMD（表面安裝設(shè)備技術(shù)）將芯片與主板焊接起來。芯片目檢（ die visual） ? 3。黏晶完成後之導(dǎo)線架則經(jīng)由傳輸設(shè) 備送至彈匣（ magazine）內(nèi)，以送至下一製程進(jìn)行銲線。光罩必須是完美無缺，才能呈現(xiàn)完整的電路圖像，否則不完整的圖像會被復(fù)制到晶圓上。 化學(xué)氣相沉積 CVD 氣體 氣體 化 學(xué) 氣 相 沉 積 技 術(shù) 常用的 CVD技術(shù)有： (1)「常壓化學(xué)氣相沈積（ APCVD）」； (2)「低壓化學(xué)氣相沈積（ LPCVD）」； (3)「電漿輔助化學(xué)氣相沈積（ PECVD）」 較為常見的 CVD薄膜包括有： ■ 二氣化硅（通常直接稱為氧化層） ■ 氮化硅 ■ 多晶硅 ■ 耐火金屬與這類金屬之其硅化物 物理氣相沈積（ PVD） 主要是一種物理制程而非化學(xué)制程。長 PSG（磷硅玻璃）。光刻 I阱區(qū)光刻，刻出阱區(qū)注入孔 NSi NSi SiO2 CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 2。 二、晶圓針測制程 ? 經(jīng)過 Wafer Fab之制程後，晶圓上即形成一格格的小格 ，我們稱之為晶方或是晶粒（ Die），在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓 上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過晶片允收測試，晶粒將會一一經(jīng)過針測（ Probe）儀器以測試其電氣特性， 而不合格的的晶粒將會被標(biāo)上記號（ Ink Dot），此程序即 稱之為晶圓針測制程（ Wafer Probe）。 VPE（ Vaporous phase epitaxy) 氣相外延生長硅 SiCl4+H2→Si+HCl 2。 NSi P B+ CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 10。電漿蝕刻中蝕刻的作用，可能是電漿中離子撞擊晶片表面所產(chǎn)生的物理作用，或者是電漿中活性自由基（ Radical）與晶片表面原子間的化學(xué)反應(yīng)，甚至也可能是以上兩者的復(fù)合作用。 制 程 監(jiān) 控 量測芯片內(nèi)次微米電路之微距，以確保制程之正確性。 欲進(jìn)行晶片切割，首先必須進(jìn)行 晶圓黏片，而後再送至晶片切割機(jī)上進(jìn)行切割。 硅器件失效機(jī)理 ? 1 氧化層失效：針孔、熱電子效應(yīng) ? 2 層間分離： ALSi、 CuSi合金與襯底熱膨脹系數(shù)不匹配。 ThroughHole Axial amp。然后將扳手壓回原處，利用插座本身的特殊結(jié)構(gòu)生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對不存在接觸不良的問題?；鶢柋龋?Jack Kilby） 1958年 9月報第一塊鍺集成電路 集成電路相關(guān)知識 2 ? 集成度：指每個芯片上的等效門數(shù)（ 2INnAND） 類別 數(shù)字集成電路 模擬 IC MOS IC 雙極 IC SSI 102 100 30 MSI 102~103 100~500 30~100 LSI 103~105 500~2021 100~300 VLSI超 105~107 2021 300 ULSI特 107~109 GSI巨大規(guī)模 109 集成電路相關(guān)知識 3 ? 摩爾定律 集成電路的集成度 每三年 提高 四倍 ,加工的特征尺寸 縮小 為 1/SQRT2. 1965年以來證明了其的存在。 三、 PGA插針網(wǎng)格陣列封裝 ? PGA(Pin Grid Array Package)芯片封裝形式在芯片的內(nèi)外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列。高低溫電測試 ? 11。剪切與成形主要由一部衝壓機(jī)配上多套不同製程之模具，加上進(jìn)料及出料機(jī)構(gòu) 所組成。亦由于銅的抗電子遷移（電版移民）能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。離子植入制程可對植入?yún)^(qū)內(nèi)的摻質(zhì)濃度加以精密控制。但在整體固態(tài)晶體內(nèi)，眾多小晶體的方向不相，則為復(fù)晶體（或多晶體）。 NSi P CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 7。經(jīng)研磨、拋光、切片后，即成半導(dǎo)體之原料 晶圓片 第一次光刻 —N+埋層擴(kuò)散孔 ? 1。一支 85公分長，重 8寸 硅晶棒，約需 2天半時間長成。光 IIIN管場區(qū)光刻，刻出 N管場區(qū)注入孔； N管場區(qū)注入。材料是「矽」， IC（ Integrated Circuit）廠用的矽晶片即為矽晶體，因?yàn)檎奈菃我煌暾木w，故又稱為單晶體。這些離子必須先被加速至具有足夠能量與速度，以穿透（植入）薄膜，到達(dá)預(yù)定的植入深度。 銅制程技術(shù) 在傳統(tǒng)鋁金屬導(dǎo)線無法突破瓶頸之情況下，經(jīng)過多年的研究發(fā)展，銅導(dǎo)線已經(jīng)開始成為半導(dǎo)體材料的主流， 由于銅的電阻值比鋁還小，因此可在較小的面積上承載較大的電流， 讓廠商得以生產(chǎn)速度更快、電路更密集，且效能可提升約 3040％的芯片。成形之目的則是將外引腳壓成各種預(yù)先設(shè)計(jì)好之形狀 ，以便於裝置於電路版上使用。滲漏測試（ leak test） ? 10。 QFP/PFP封裝具有以下特點(diǎn)： Surface Mount Component ? PQFP – Description: Plastic Quad Flat Pack – Class letter: U, IC, AR, C, Q, R – Lead Type : Gullwing – of Pins: 44 and up – Body Type: Plastic – Lead Pitch: 12 mils ( mm) to mils ( mm) – Orientation: Dot, notch, stripe indicate pin 1 and lead counts counterclockwise. Surface Mount Component ? QFP (MQFP) – Description: Quad Flat Pack (QFP), Metric QFP (MQFP) – Class