【正文】 三、選擇器件 ————————————————— 4 四、功能模塊 ————————————————— 5 五、總體設(shè)計(jì)電路 ————— ——————— ——— 7 六、 總結(jié) —————— — ———— — ——— ———— 9 參考文獻(xiàn) ————————————————— 9 3 八路彩 燈設(shè)計(jì) 一、 設(shè)計(jì)任務(wù)與要求 控制 8 個(gè) LED 進(jìn)行花色顯示，設(shè)計(jì)五 種模式 :LED 從左到右依次閃爍； LED從右到左 依次閃爍； LED 從 中間 到兩邊依次閃爍； LED 奇數(shù)指示燈依次閃爍；LED 偶數(shù)指示依次閃爍。 architecture one of cdxs is signal fre :STD_LOGIC。 if s= 000000 then s1=10000000。 elsif s= 010000 then s1=00100100。且芯片上的 LED 燈是在低電平作用下亮，因此實(shí)現(xiàn)了有高位到低位的亮且每次僅有一個(gè)在亮。后來 在同學(xué)和老師 的幫助下 ，我終于明白要嚴(yán)格按照實(shí)驗(yàn)步驟來做， 我自己的思路也慢慢清晰了， 在 VHDL 程序的設(shè)計(jì)中我 發(fā)現(xiàn) VHDL 很巧妙而又富有隨意性。 else s1=00000000。 elsif s= 001100 then s1=00100000。 else s=000000。 vga: out std_logic_vector(3 downto 0)。 LED 顯示： 彩 燈演示； 清零輸入： CLR 鍵，實(shí)現(xiàn)復(fù)位功能； 方案選擇：方案二； 選擇理由：結(jié)構(gòu)簡單，易于實(shí)現(xiàn)。139。 elsif s= 000101 then s1=00000100。 elsif s= 010101 then s1=00001000。因此在時(shí)鐘信號(hào)的作用下，該單路實(shí)現(xiàn)了 從左到右依次閃爍； LED 從右到左依次閃爍； LED 從中間到兩邊依次閃