【正文】 畢業(yè)設(shè)計(jì)論文 基于 VHDL 的 m 序列偽隨機(jī)信號(hào)發(fā)生器的設(shè)計(jì) 畢業(yè)設(shè)計(jì)論文 題 目基于 VHDL 的 m 序列偽隨機(jī)信號(hào)發(fā)生器的設(shè)計(jì) 專 業(yè)電子測(cè)量技術(shù)與儀器 班 級(jí) 學(xué) 號(hào) 姓 名 指導(dǎo)老師 成都電子機(jī)械高等?？茖W(xué)校 二〇一二年五 月 畢業(yè)設(shè)計(jì) 論文 中文摘要 題目基于 VHDL 的 m 序列偽隨機(jī)信號(hào)發(fā)生器的設(shè)計(jì) 摘要復(fù)雜可編程邏輯器件自行構(gòu)造邏輯功能 CPLD器件本文介紹了基于 CPLD的 m 序列發(fā)生器的設(shè)計(jì)方法 關(guān)鍵詞 CPLDPLUS II 偽隨機(jī)碼ｍ序列發(fā)生器 畢業(yè)設(shè)計(jì) 論文 外文摘要 Title Msequence Generator Based CPLD Abstract VHDLCPLD Complex Programmable Logic Device that is as a large scale integrated circuits can be constructed according to the needs of users on their own logic enabling largescale circuit design it is widely used in product design and prototype production into Almost all applications of small and medium generalpurpose digital integrated circuits may be applied CPLD devices occasions This article describes the msequence generator based on CPLD design method Key words CPLD PLUS IIPseudorandom Codem sequence code Generator 目 錄 1 課題簡(jiǎn)介 6 11 研究此課題的目的 6 12 偽隨機(jī)序列的應(yīng)用和意義 6 13 偽隨機(jī)序列研究現(xiàn)狀 7 14 研究?jī)?nèi)容 7 2 設(shè)計(jì)中基本知識(shí)的介紹 8 21 CPLD 介紹 8 22 VHDL 硬件描述語(yǔ)言概述 8 23 偽隨機(jī)序列介紹 9 序列理論的發(fā)展史 10 偽隨機(jī)序列的構(gòu)造方法 11 信號(hào) 11 m 序列碼發(fā)生器 14 24 m 序列的性質(zhì) 17 均衡特性 17 游程特性 17 加性 17 相關(guān)特性 17 偽隨機(jī)特性 18 3 m 序列生成單元的電路設(shè)計(jì) 18 31 系統(tǒng)組成 18 32 m 序列發(fā)生器 19 33 程序方框圖 20 4 設(shè)計(jì)中用的各模塊介紹 21 41 序列信號(hào)發(fā)生器原理 21 42 序列信號(hào)發(fā)生器的設(shè)計(jì) 21 反饋移位型序列信號(hào)發(fā)生器 21 序列碼發(fā)生器 25 43 移位寄存器 27 27 移位寄存器 28 44 線性反饋移位寄存器結(jié)構(gòu) 29 D 觸發(fā)器 29 32 45 線性反饋移位寄存器 33 反饋移位寄存器 33 饋移位寄存器 33 性質(zhì) 34 5 序列信號(hào)發(fā)生器的設(shè)計(jì)仿真實(shí)現(xiàn) 36 51 VHDL 語(yǔ)言實(shí)現(xiàn) 36 52 仿真數(shù)據(jù)及結(jié)論 38 結(jié) 論 41 致 謝 42 參考文獻(xiàn) 42 1 課題簡(jiǎn)介 研究此課題的目的 偽隨機(jī)信號(hào)并非隨機(jī)生成的信號(hào)而是通過(guò)相對(duì)復(fù)雜的一定算法得出的有規(guī)律可循的變化信號(hào)他具有良好的隨機(jī)性和接近于白噪聲的相關(guān)函數(shù)并且有預(yù)先的可確定性和可重復(fù)性這些特性使得偽隨機(jī)序列得到了廣泛的應(yīng)用常用于跳頻通訊和加密通訊 12 偽隨機(jī)序列的應(yīng)用和意義 [1]在通信加密中的應(yīng)用 m 序列自相關(guān)性較好容易產(chǎn)生和復(fù)制而且具有偽隨機(jī)性利用 m 序 列加密數(shù)字信號(hào)使加密后的信號(hào)在攜帶原始信息的同時(shí)具有偽噪聲的特點(diǎn)以達(dá)到在信號(hào)傳輸?shù)倪^(guò)程中隱藏信息的目的在信號(hào)接收端再次利用 m 序列加以解密恢復(fù)出原始信號(hào) [2] 在雷達(dá)信號(hào)設(shè)計(jì)中的應(yīng)用 近年興起的擴(kuò)展頻譜雷達(dá)所采用的信號(hào)是已調(diào)制的具有類似噪聲性質(zhì)的偽隨機(jī)序列它具有很高的距離分辨力和速度分辨力這種雷達(dá)的接收機(jī)采用相關(guān)解調(diào)的方式工作能夠在低信噪比的條件下工作同時(shí)具有很強(qiáng)的抗干擾能力該型雷達(dá)實(shí)質(zhì)上是一種連續(xù)波雷達(dá)具有低截獲概率性是一種體制新性能高適應(yīng)現(xiàn)代高技術(shù)戰(zhàn)爭(zhēng)需要的雷達(dá)采用偽隨機(jī)序列作為發(fā)射信號(hào)的雷達(dá)系統(tǒng)具 有許多突出的優(yōu)點(diǎn)首先它是一種連續(xù)波雷達(dá)可以較好地利用發(fā)射機(jī)的功率其次它在一定的信噪比時(shí)能夠達(dá)到很好的測(cè)量精度保證測(cè)量的單值性比單脈沖雷達(dá)具有更高的距離分辨力和速度分辨力最后它具有較強(qiáng)的抗干擾能力敵方要干擾這種寬帶雷達(dá)信號(hào)將比干擾普通的雷達(dá)信號(hào)困難得多 [3] 在通信系統(tǒng)中的應(yīng)用 偽隨機(jī)序列是一種貌似隨機(jī)實(shí)際上是有規(guī)律的周期性二進(jìn)制序列具有類似噪聲序列的性質(zhì)在 CDMA 中地址碼都是從偽隨機(jī)序列中選取的在 CDMA 中使用一種最易實(shí)現(xiàn)的偽隨機(jī)序列 m 序列利用 m 序列不同相位來(lái)區(qū)分不同用戶為了數(shù)據(jù)安全在 CDMA 的尋呼信 道和正向業(yè)務(wù)信道中使用了數(shù)據(jù)掩碼即數(shù)據(jù)擾亂技術(shù)其方法是用長(zhǎng)度為 2 的 42 次方減 1 的 m 序列用于對(duì)業(yè)務(wù)信道進(jìn)行擾碼注意不是擴(kuò)頻它在分組交織器輸出的調(diào)制字符上進(jìn)行通過(guò)交織器輸出字符與長(zhǎng)碼 PN 碼片的二進(jìn)制模工相加而完成 13 偽隨機(jī)序列研究現(xiàn)狀 迄今為止人們獲得的偽隨機(jī)序列仍主要是 PC 相控序列移位寄存器序列 m 和M 序列 Gold 序列 GMW 序列級(jí)聯(lián) GMW 序列 Kasami 序列 Bent 序列 No 序列 其中 m序列是最有名和最簡(jiǎn)單的也是研究的最透徹的序列 m序列還是研究其它序列的基礎(chǔ)它序列平衡有最好的自相關(guān)特性但互相關(guān)滿足一定條件的族 序列數(shù)很少 對(duì)于本原多項(xiàng)式的階數(shù)小于等于 13的 m序列互為優(yōu)選對(duì)的序列數(shù)不多于6 且線性復(fù)雜度很小 14 研究?jī)?nèi)容 首先研究生成序列的反饋移位寄存器反饋邏輯函數(shù)研究它們的生成隨機(jī)特性以及相關(guān)特性并分析它們的缺點(diǎn)以及存在的問(wèn)題在理論證明的基礎(chǔ)上應(yīng)用仿真驗(yàn)證它們的隨機(jī)特性并用仿真作出 m 序列相關(guān)特性圖形 2 設(shè)計(jì)中基本知識(shí)的介紹 21 CPLD 介紹 CPLD Complex Programmable Logic Device 復(fù)雜可編程邏輯器件是從 PAL和 GAL 器件發(fā)展出來(lái)的器件相對(duì)而言規(guī)模大結(jié)構(gòu)復(fù)雜屬于大規(guī)模集成 電路范圍是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路它具有編程靈活集成度高設(shè)計(jì)開(kāi)發(fā)周期短適用范圍寬開(kāi)發(fā)工具先進(jìn)設(shè)計(jì)制造成本低對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試保密性強(qiáng)價(jià)格大眾化等特點(diǎn)可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)之中幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用 CPLD器件 CPLD器件已成為電子產(chǎn)品不可缺少的組成部分它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能 plusⅡ是 Altera 公司提供的 FPGACPLD 開(kāi)發(fā)集成環(huán)境 Altera 是世界上最大可編程邏輯 器件的供應(yīng)商之一 plusⅡ界面友好使用便捷被譽(yù)為業(yè)界最易用易學(xué)的 EDA 軟件在 plusⅡ上可以完成設(shè)計(jì)輸入元件適配時(shí)序仿真和功能仿真編程下載整個(gè)流程它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境是設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入快速處理和器件編程 22 VHDL 硬件描述語(yǔ)言概述 硬件描述語(yǔ)言 HDLHardware Description Language 是一種用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語(yǔ)言早期的硬件描述語(yǔ)言如 ABELHDLAHDL 是由不同的 EDA 廠商開(kāi)發(fā)的互相不兼容而且不支持多層次設(shè)計(jì)層次間翻譯工作要由人工完成為了克服以上 缺陷 1985 年美國(guó)國(guó)防部正式推出 VHDL Very High Speed IC Hardware Description Language 語(yǔ)言 1987 年 IEEE 采納 VHDL 為硬件描述語(yǔ)言標(biāo)準(zhǔn) IEEE STD10762 VHDL 用軟件編程的方式來(lái)描述電子系統(tǒng)的邏輯功能電路結(jié)構(gòu)和連接形式即可以利用軟件工具將 VHDL 源碼自動(dòng)地轉(zhuǎn)化為文本方式表達(dá)的基本邏輯元件連接圖即網(wǎng)表文件與傳統(tǒng)的門(mén)級(jí)描述方式相比它更適合大規(guī)模系統(tǒng)的設(shè)計(jì)而且 VHDL語(yǔ)言可讀性強(qiáng)易于發(fā)現(xiàn)和修改錯(cuò)誤例如在智能搶答器的設(shè)計(jì)中我們可以用簡(jiǎn)單的幾個(gè)語(yǔ)句 完成對(duì)整個(gè)系統(tǒng)的結(jié)構(gòu)組成以及功能的描述及設(shè)計(jì)同時(shí)設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法這種模塊化逐步細(xì)化的方法有利于系統(tǒng)的分工合作 3 23 偽隨機(jī)序列介紹 通過(guò)拋硬幣的方法可以得到一個(gè)隨機(jī)序列它具有兩個(gè)方面的特點(diǎn)一是預(yù)先不可確定不可重復(fù)實(shí)現(xiàn)即在實(shí)驗(yàn)前無(wú)法預(yù)知序列是怎樣的而且在所有的序列中不可能有兩個(gè)是完全一致的另一方面所有序列都具有某些共同的隨機(jī)特性對(duì)二元序列 Golomb 總結(jié)了三條隨機(jī)性假設(shè) R1 若序列的周期 L 為偶數(shù)則 0 的個(gè)