【正文】 編制時(shí)，我公司技術(shù)發(fā)展部、質(zhì)檢科以及項(xiàng)目部經(jīng)過精心研究、合理組織、充分利用先進(jìn)工藝，特制定本施工組織設(shè)計(jì)?；?FPGA 進(jìn)行濾波器的設(shè)計(jì)技術(shù)目前還處于不成熟的階段。 ComReg1[1] = ComReg1[0]。 積分器和梳狀濾波器之間有一個(gè)抽取器，并使前級(jí)和后級(jí)的 抽取因子 為 R，這樣只要改變 R 的數(shù)值，就可以使系統(tǒng)工作在變采樣率的系統(tǒng)中，而不需要重新設(shè)計(jì)該系統(tǒng)，同時(shí)抽取器的引入，使得寄存器的的數(shù)目大幅度減少，使得系統(tǒng)具有良好的經(jīng)濟(jì)性，所以 CIC 濾波器就可被廣泛應(yīng)用于語音和數(shù)字信號(hào)共同傳輸?shù)淖儾蓸泳C合業(yè)務(wù)中。在布局布線中 同時(shí) ，也可以 提取時(shí)序信息形成報(bào)告。 (2) 模塊設(shè)計(jì) 。 Modelsim 是由 Mentor 公司的子公司 Model Tech 開發(fā)的仿真工具，支持VHDL， Verilog以及混合語言設(shè)計(jì)的仿真，既可以應(yīng)用于前仿真， 也可以在 FPGA器件庫的支持下進(jìn)行時(shí)序仿真。它是作為 專用集成電路 （ ASIC）的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 對(duì)式 (25)作 z 變換， 如下式所示： ][][][ 1 zXzYzzY ?? ? （ 26） 令][ ][zX zYHI ?， 可 以 得 到 積分器的傳輸函數(shù)為： I： 11 1 ??? zHI （ 27） 圖 25 積分器的結(jié)構(gòu)圖 輸入信號(hào)為 x(n)， 經(jīng)過加法器與上一次的 經(jīng)過反饋后的 結(jié)果累加得到新的結(jié)果 y(n)輸出。 (2) FIR 濾波器 比 IIR 濾波器更 容易最佳化。 IIR 濾波器的缺點(diǎn)： (1) 脈沖響應(yīng)為無限長(zhǎng) 。 數(shù)字濾波器按照單位取樣 的時(shí)域特性可分為： IIR （ Infinite Impulse Resoponse）濾波器（無限脈沖響應(yīng)濾波器）和 FIR（ Finite Impulse Response）濾波器（有限脈沖響應(yīng)濾波器）。 (2)按 照 采用的 元器件 可以將濾波器 分為無源和 有源濾波器 兩種。大多數(shù) 的 D/A 轉(zhuǎn)換器由電阻陣列和 n 個(gè)電流開關(guān)(或電壓開關(guān) )構(gòu)成。 圖 21 中 x(t)是模擬信號(hào)，經(jīng)過模數(shù)轉(zhuǎn)換 (A/D)的采樣、保持、量化和編碼變?yōu)樗璧臄?shù)字信號(hào)，數(shù)字信號(hào)通過系統(tǒng)函數(shù) H(z)得到數(shù)字信號(hào)的輸出 y(n)，y(n)通過數(shù)模轉(zhuǎn)換 (D/A)得到模擬信號(hào) y(t)。 (2) 數(shù)字濾波器，介紹濾波器在數(shù)字信號(hào)領(lǐng)域的重要性，數(shù)字信號(hào)的原理，濾波器的分類， FIR 濾波器， IIR 濾波器和 CIC 濾波器的特性。噪聲會(huì) 使信號(hào)在傳輸中發(fā)生失真，影響了信號(hào)的真實(shí)性，同時(shí)在接收端也會(huì)帶來不便。 4． 指導(dǎo)教師審閱意見 指導(dǎo)教師 (簽字 )： 年 月 日 說明： 本報(bào)告必須由承擔(dān)畢業(yè)論文 (設(shè)計(jì) )課題任務(wù)的學(xué)生在畢業(yè)論文 (設(shè)計(jì) ) 正式開始的第 1 周周五之前獨(dú)立撰寫完成，并交指導(dǎo)教師審閱。數(shù)字濾波器在語音和圖像中的處理被經(jīng)常用到。 開始日期 2021 年 3 月 28 日 完成日期 2021 年 7 月 1 日 主管院長(zhǎng) (簽字 ) 年 月 日 西 安 郵 電 學(xué) 院 畢 業(yè) 設(shè) 計(jì) (論文 ) 工 作 計(jì) 劃 學(xué)生姓名 奚董超 指導(dǎo)教師 高敏 職稱 講師 學(xué)院 電子工程學(xué)院 系部 微電子系 專業(yè) 集成電路設(shè)計(jì)與集成系統(tǒng) 題目 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 工作進(jìn)程 起 止 時(shí) 間 工 作 內(nèi) 容 了解 CIC 濾波器的基本概念、分類、原理及應(yīng)用 . 熟悉 QUARTUSII 軟件開發(fā)平臺(tái) 建立濾波器模型 研究 模型 參數(shù) ,編寫代碼 對(duì)程序進(jìn)行仿真和修改 撰寫論文 修改論文，準(zhǔn)備答辯 主要參考書目（資料） [1]楊剛 龍海燕 .《現(xiàn)代電子技術(shù) VHDL與數(shù)字系統(tǒng)設(shè)計(jì)》 .電子工業(yè)出版社 [2]侯伯亨 .《 VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)》 . 西安電子科技大學(xué)出版社 [3] 近年的文獻(xiàn)資料 [4]曾繁泰 .《 VHDL程序設(shè)計(jì) 》，清華大學(xué)出版社 主要儀器設(shè)備及材料 可以上網(wǎng)的電腦一臺(tái)； 打印機(jī)一臺(tái)，打印紙若干 。 (5) 然后通過級(jí)聯(lián)的方式設(shè)計(jì)出級(jí)聯(lián)梳狀濾波器，分析其各個(gè)參數(shù)和實(shí)現(xiàn)的指標(biāo)， 并完成對(duì)其的仿真。所以，數(shù)字技術(shù)在現(xiàn)在占據(jù)了信號(hào)處理的大多數(shù)份額。經(jīng)過半個(gè) 多 世紀(jì)的發(fā)展， 以及國(guó)人的不斷努力， 我國(guó) 在 濾波器研制、生產(chǎn)和應(yīng)用等方面 都取得了一定的成績(jī)，并逐步縮小同發(fā)達(dá)國(guó)家的差距 ，但由于專門研制機(jī) 構(gòu) 的缺少 ，集成工藝 的落后，基礎(chǔ) 材料工業(yè) 不發(fā)達(dá) ，使得我國(guó) 在許多新型濾波器的研制應(yīng)用與 發(fā)達(dá)國(guó)家的技術(shù)水平還存在著一定的差距 。 FIR 濾波器理論上要求降低其階數(shù)，階數(shù)增大會(huì)增加其運(yùn)算量。 數(shù)字信號(hào)處理的核心算法是離 散傅立葉變換 (DFT)， 通過 DFT運(yùn)算 使信號(hào)在數(shù)字域和頻域都實(shí)現(xiàn)了離散化，從而可以 通過 計(jì)算機(jī) 來 處理離散信號(hào)。 數(shù)字濾波器 是 由 乘法器、加法器和延時(shí)單元組成的一種算法或裝置。在濾波過程中，輸出在經(jīng)過延遲后 經(jīng)過反饋 被加到輸入端。 當(dāng) 設(shè)計(jì) IIR 數(shù)字濾波器時(shí)，我們根據(jù)指標(biāo)先寫基于 FPGA 的 CIC 濾波器設(shè)計(jì) 8 出模擬濾波器的公式，然后通過一定的變換， 可以 將模擬濾波 器的公式轉(zhuǎn)換成數(shù)字濾波器的公式。 (4) FIR 濾波器 幅頻特性 的 精度 比 IIR 濾波器 低，但是相位線性 的 ，就是 在不同 的 頻率分量 下 信號(hào)經(jīng)過 FIR 濾波器后他們的 延時(shí) 不變。數(shù)字下變頻（ DDC）中， CIC 濾波器起著重要的作用，它主要用對(duì)于采樣速率的抽取，同時(shí)具有低通濾波器的特性。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 13 3 FPGA 的應(yīng)用 FPGA 介 紹 FPGA（ Field Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列， 它包含了可配置的邏輯塊以及邏輯塊之間的互聯(lián)線。 (2) 用戶界面豐富、優(yōu)化、易用、具有詳細(xì)方便的在線幫助，提供了從輸入到器件下載編程的全部手段。設(shè)計(jì)流程如圖 31： 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 15 圖 31 FPGA 的設(shè)計(jì)流程圖 (1) 系統(tǒng)規(guī)范 。 (6) 布局布線 。 圖 41 N 階 CIC 濾波器的結(jié)構(gòu)框圖 相頻特性為： NwRMw 2 1)( ???? （ 46） 相移角度隨頻率變化的特性叫相頻特性 ，由 式 (46)可得， CIC 的相移角和角頻率的關(guān)系是線性的，同時(shí) R、 M、 N 都為常數(shù)。 梳狀濾波器的實(shí)現(xiàn) 的代碼： ComReg0[1] = ComReg0[0]。這是由于 FPGA 器件集成度高、體積小，使用它可以大大縮短開發(fā)的周期，減少資金的投入，將原來的電路板級(jí)產(chǎn)品升級(jí)為芯片級(jí)產(chǎn)品。 謹(jǐn)以此文，感謝所有關(guān)心、支持與幫助過我的親人、師長(zhǎng)與朋友們。 本工程耐火等級(jí)二級(jí)，屋面防水等級(jí)三級(jí)，地震防烈度為 8度，設(shè)計(jì)使用年限 50 年。本文在選題、構(gòu)思、撰寫的過程一直都滲透著 她 的大量的心血。 ComReg2[1] = ComReg2[0]。 圖 43 CIC 濾波器寄存器位示意圖 圖為 CIC 濾波器個(gè)存儲(chǔ)位的寬度示意圖， I 代表積分器， R 代表抽取器， C代表梳狀濾波器 。 (8 ) 配置下載 。 設(shè)計(jì)輸入是指將模塊設(shè)計(jì)階段定義好的模塊借助一定的設(shè)計(jì)輸入手段轉(zhuǎn)換 為 EDA 工具可以接受的形式。 Modelsim 啟動(dòng)后默認(rèn)的庫文件名稱為“ work”，啟動(dòng)新 工程時(shí) ，名稱為“ work”的庫就是編譯器編譯設(shè)計(jì)單元默認(rèn)的目標(biāo)單元。 豐富的可配置資源，大量的可配置邏輯塊、豐富的 RAM 資源、數(shù)據(jù)時(shí)鐘管理模塊、內(nèi)嵌 DSP 模塊、大量的 IP 核。 M 可以是任意正整數(shù)， 但是 M 越大，會(huì)導(dǎo)致帶內(nèi)主瓣的衰減過大，所以 通常取 1 或 2。 因?yàn)?z 轉(zhuǎn)換后所有的極點(diǎn)都在單位圓內(nèi)。 (3) 系統(tǒng) 不一定是穩(wěn)定的 。首 先先來介紹 IIR 濾波器。 有源濾波器：由無源元件和 有源器件 組成 的濾波器 。一般來說，由于電流開關(guān)切換 的 誤差小，大多 數(shù)模轉(zhuǎn)換器會(huì) 采用電流開關(guān)型電路，電流開關(guān)型 的 電路如果直接輸出生成的 是 電流，則 稱 為電流輸出型 D/A轉(zhuǎn)換器 。采樣是指 在特定的時(shí)刻對(duì) 輸入的 模擬信號(hào)進(jìn)行測(cè)量。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 3 2 數(shù)字濾波器 濾波器是一種用來消除 來自 外 界 干擾的 器件 ， 可以 將輸入或輸出 通 過過濾后 得到純凈 信號(hào) 。在所有的電子 器件 中，使用最多， 應(yīng)用最廣泛， 技術(shù)最為復(fù)雜的 就是 濾波器了。因此在進(jìn)行數(shù)字信號(hào)處理之前需要將信號(hào)從模擬域轉(zhuǎn)換到數(shù)字域，這通常通過 模數(shù)轉(zhuǎn)換器 實(shí)現(xiàn)。 CIC 濾波器又稱為簡(jiǎn)單整系數(shù)梳狀濾波器 ，是在高速抽取后插值系統(tǒng)中非常有效的單元，它結(jié)構(gòu)簡(jiǎn)單，處理速度快，最大的優(yōu)點(diǎn)是不需要乘法器。 用 VHDL 或 Verilog HDL 語言實(shí)現(xiàn)可編程并行接口電路。 (2) 學(xué)習(xí)掌握 QUARTUSII 軟件開發(fā)環(huán)境，熟練該軟件的仿真方法和實(shí)現(xiàn)的步驟。 CIC filter 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 1 1 引言 隨著電子技術(shù)的不斷發(fā)展，信號(hào)處理在各個(gè)方面的要求也 在 不斷提高，同時(shí)，現(xiàn)代集成電路產(chǎn)業(yè)的不斷進(jìn)步，器件尺寸不斷縮小，功耗不斷降低，速度不斷加快。 90 年代至 今 主要 是將 各類濾波器應(yīng)用于各類產(chǎn)品的開發(fā)和研制。 在數(shù)字濾波中， 有限脈沖響應(yīng)（ FIR）濾波器和無限脈沖響應(yīng)（ IIR）濾波器 的應(yīng)用最為廣泛 。 (4) 編碼。 (4) 比較 容易實(shí)現(xiàn)加密，解密，和抗干擾技術(shù)。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 6 圖 22 各種理想濾波器的幅頻特性 本文主要介紹數(shù)字濾波器，數(shù)字濾波器是具 有濾波功能的離散系統(tǒng)，離散系統(tǒng)又可以分為遞歸型和非遞歸型，所以可將數(shù)字 濾波器可以分為遞歸 型 濾波器和非遞歸 型 濾波器。 IIR 濾波器運(yùn)算結(jié)構(gòu)通常由延時(shí)、 相乘 系數(shù)和相加等基本運(yùn)算 單元 組成，可以組合成直接型、正準(zhǔn)型、級(jí)聯(lián)型、并聯(lián)型四種結(jié)構(gòu)形式，都具有反饋回路。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 9 有限長(zhǎng)單位沖激響應(yīng)（ FIR）濾波器有以下 四個(gè) 特點(diǎn)： (1) 系統(tǒng)的單位 沖激響應(yīng) h (n)在有限個(gè) n 值處不為零 。 它主要用于降低或提高采樣率。存儲(chǔ)器的減少直接影響設(shè)計(jì)的經(jīng)濟(jì)性。 QuartusII 設(shè)計(jì)軟件提供了一個(gè)完全的、多平臺(tái)的設(shè)計(jì)集成環(huán)境以適應(yīng)特殊的設(shè)計(jì)需要。 (4) 調(diào)試結(jié)果。綜合的依據(jù)是邏輯設(shè)計(jì)的描述和各種約束條件，綜合的結(jié)果則是一個(gè)硬件電路的實(shí)現(xiàn)方案，該方案必須同時(shí)滿足預(yù)期的功能和約束條件。 從式可以看出，盡管傳遞函數(shù)具有遞 歸形式，但 )(zHN 仍可表達(dá)為 FIR 濾波器。 積分器中的實(shí)現(xiàn) 的代碼： IntReg[0] = IntReg[0] + X； 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 22 IntReg[1] = IntReg[1] + IntReg[0]。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 24 結(jié)論 在當(dāng)今的電子的設(shè)計(jì)中，占用相對(duì)少的資源和具有最快運(yùn)行速度是設(shè)計(jì)的方向。衷心感謝百忙之中抽出時(shí)間參加論文評(píng)閱和評(píng)議的各位專家學(xué)者，感謝他們?yōu)閷忛啽疚乃冻龅男燎趧趧?dòng)。室內(nèi)地坪177。在我本科畢業(yè)期間， 高 老師為我提供了很好的學(xué)習(xí)環(huán)境和鍛煉機(jī)會(huì)。 抽取器是通過一個(gè)模 32 的計(jì)數(shù)器來產(chǎn)生時(shí)序，生成一個(gè)采樣信號(hào)，在采樣信號(hào)有效時(shí)，將寄存器 IntReg[2] 中的值送入梳狀濾波器的 ComReg0[0]來處理。 圖 44 幅值為 100 的階躍信號(hào) 利用 Matlab 工具對(duì)上圖的階躍函數(shù)進(jìn)行 CIC 運(yùn)算的模擬仿真，下圖為仿真基于 FPGA 的 CIC 濾波器設(shè)計(jì) 21 后的結(jié)果輸出： 圖 45 階躍信號(hào)仿真后的輸出 從 Matlab 仿真后的結(jié)果，可以看出， CIC 濾波器基本上符合設(shè)計(jì)的要求，完全可以達(dá)到所需的標(biāo)準(zhǔn)，具有良好的濾波特性。因