【正文】 RS232 是 +5V單電源供電 的電平 變換 芯片，其主要 特性 是 :(1)符合 RS232 標準； (2)單一電源 +5V供電； (3)功耗低、 僅需 5mA； (4)內(nèi)部 有 集成的 RS232 驅(qū)動器； (5)集成度高， 只 需要 外接 一些 電容即可。本設計選用 LM1085 芯片來進行電壓的轉(zhuǎn)換， 它可以由兩個外部電阻設置輸出電壓， 也可用三個固定電壓： ， 和 。一些 比較 復雜的跳頻 方式可在此 模式下 來 實現(xiàn)。 無斜率 FSK ，是傳統(tǒng) FSK，它傳輸?shù)氖菙?shù)字信號，它在數(shù)字通信中有著重要作用。 10. 單源 供電 11. 單相或差分時鐘輸入 12. 80 引線 LQFP 封裝 典型應用： 器 基于 DDS的多波形發(fā)生器研究與設計 19 AD9854 是高集成度的數(shù)字頻率合成器，它內(nèi) 部集成 了兩個高速、 高性能的 D/A轉(zhuǎn)換器來完成數(shù)字可編程頻率合成 ，對應于精確的外部時鐘源 。 當 執(zhí)行片內(nèi)程序 儲存 器取指令時，不產(chǎn)生PSEN 信號。在外接存儲器的系統(tǒng)中， P2 口將不斷輸出高 8 位地址，故這時 P2 口不再作通用 I/O 口使用。 STC89C52 是 51 系列 的 8 位 的 微控制器，它具有以下 配置 ： 32 位 I/O 端口、 8K字節(jié) Flash、 512 字節(jié) 的 隨機 偽 存儲器 RAM、 4KB 程序 的 存儲器 EEPR0M、 以及 全雙工的 串行口、 2 級中斷 處理 系統(tǒng) 的 結(jié)構(gòu)、 MAX810 復位 結(jié)構(gòu) 電路、 3 個 16 位定時器 /計數(shù)器 以 及看門狗 的 定時器 。 在這一小節(jié)中我們 主要 來 考慮相位 的 截斷誤差 P? (n)和幅度 變化的 誤差 M? (n)對 DDS 頻譜 輸出 所產(chǎn)生的 影響。也就是時鐘 的 周期 。 當 頻率 的 控制字 為 K 時 ， 則會產(chǎn)生 其他的 相位增量 ， 這樣從 波形存儲器 ROM 所 輸出 來的 正弦波頻率 值 也 就不同 了 。 在 模擬直接頻率合成技術(shù)、鎖相頻率合成技術(shù) 和 DDS 合成技術(shù) 中，輸出頻率的穩(wěn)定度主要取決于參考頻率的穩(wěn)定度。 1971 年 3 月美國學者 、 和 首次提出了直接數(shù)字頻率合成（ DDSDirect Digital Synthesis）技術(shù) 的觀點 。 本設計以 51 單片機及 DDS 芯片 AD9854 為核心，采用直接數(shù)字合成技術(shù)來完成多功能信號發(fā)生器的設計。 33 第 5 章 系統(tǒng)調(diào)試 ………………………………………………………………………… 37 結(jié) 論 30 第 4 章 軟件部分設計 29 串行通信 12 STC89C52 簡介 2 第 2 章 直接數(shù)字頻率合成的技術(shù)原理 I Abstract 1 研究背景 MCU 基于 DDS的多波形發(fā)生器研究與設計 1 第 1 章 緒 論 研究背景 頻率合成技術(shù)起源很早，早在二十世紀三十年代便開始出現(xiàn)。隨著 電子設計和工藝技術(shù)的進步， 現(xiàn)在 的 DDS 器件有著 非常緊湊和很少的功率消耗。相位累加器在時鐘 fc 的控制下以頻率控制字 K 作累加 ， 輸出 N 位二進制碼作為波形 存儲器 ROM 的地址 ， 對波形 存儲器ROM 進行尋址 ， 波形 存儲器 ROM 輸出的幅碼 S(n)經(jīng) D/A 轉(zhuǎn)換器變成階梯波 S(t） ，最后經(jīng)過 低通濾波器 的濾波 后 就可以得到 所要輸出的 信號波形 。 N 位輸出波 存儲器 ROM 相當于 使得 00～ 3600 正弦 波 信號離散成 成為 2N 個樣值序列， 假如 存儲器的 ROM 中 有 D 位 的 數(shù)據(jù)位，則 2N 個 抽樣 的幅值以 D 位二進制數(shù)值 存儲 在 波形 的存儲器 內(nèi)存 中，按照 不同的 地址 值 可以輸出 所 對 應的相位 正弦 波 的幅值。目前 來說 ，大多數(shù) DDS 的分辨率在 1Hz 左右 ， 有的 甚至更小。觀察式（ 210） 能夠 發(fā)現(xiàn)式子 的 中 間 除了一個 所產(chǎn)生的 正弦量 之 外還 有 一個 雜波 余弦量，這個量 值 的大小 則與 N的大小 有關(guān) N 越大，它就越小，因此輸出 的 波形 就會有雜散，但是 當 N 比較大的情況下 雜散 的 分量就會變小。 基于 DDS的多波形發(fā)生器研究與設計 13 STC89C52 引腳功能 其引腳圖如 所示： 圖 STC89C52 引腳圖 P0 端口（ ～ ， 39～ 32 引腳）： P0 端 口是一個 8 位的 漏極開路雙向 I/O口。當 P3 口某一位用于第二功能作輸出時，該位的鎖存器應置為“ 1”，打開與非門，第二功能端內(nèi)容通過“與非門”和 FET 送至端口引腳。對早期的 51 單片機芯片，對片內(nèi) 的程序儲存 器進行編 寫 時，對此引腳（作 Vpp）接入 21V 編程電壓。 圖 AD9854 引腳圖 圖中各個管腳的功能如下表： 引腳號 管腳名稱 功能描述 1 to 8 D7~D0 8 位雙向并行 的 編程數(shù)據(jù)輸入，只用于并行 的 編程方式 9， 10， 23， 24， 25， 73， DVDD 連接數(shù)字電路電源輸入，正常情況下相對于模擬地和數(shù)字地的正向電位是 基于 DDS的多波形發(fā)生器研究與設計 20 74， 79， 80 11， 12， 26， 27， 28， 72， 75， 76， 77， 78 DGND 數(shù)字地 13， 35， 57， 58， 63 NC 浮空 14 to 19 A5~A0 6位可編程 的 寄存器并行地址線 17 A2/IO 在非正常 編程 的協(xié)議下，對無響應值 串行 的 總線復位 18 A1/SD0 用于單向傳輸數(shù)據(jù) 19 A0/SDIO 雙向傳輸數(shù)據(jù) 20 I/O UDCLK 寄存器控制選擇端 21 WRB/SCLK 編程存儲器 22 RDB/CSB 數(shù)據(jù)讀寫端 29 FSK/BPSK/ HOLD FSK 與 BPSK 的輸出選擇口 30 SHARPED KEYING 跳變模式選擇端 31， 32， 37， 38， 44， 50， 54， 60， 65， AVDD 模擬電源 33， 34， 39， 40， 41， 45， AGND 模擬地 基于 DDS的多波形發(fā)生器研究與設計 21 46， 47， 53， 59， 62， 66， 67 36 VOUT 比較器同相位輸出口 42 VINP 比較器同相位輸入口 43 VINN 比較器反相位輸入口 48 IOUT1 電流輸出口 49 IOUTA 電流互補輸出口 51 IOUTB 電流互補輸出口 52 IOUT2 同相電流輸出端 55 DACBP 雜散控制端 56 DAC RSET 滿刻度電阻控制端 61 PLL FILTERL 互補鎖相環(huán)的濾波器 64 DIFF CLK 差分時鐘的控制端 69 REFCLK 單時鐘的輸入 端 70 S/P SELECT 串行與并行方式選擇端 71 MASTER RESET 編程初始化總線 AD9854 的工作模式 AD9854 具有 5 種可編程的工作模式，由 特殊 控制寄存器中 低 4 位的值來確定，在每一種模式下，只 具有 AD9854 的 部分 功能。 基于 DDS的多波形發(fā)生器研究與設計 23 斜率 FSK 通過同緩慢的、用戶定義變化率的實時頻率來改善傳統(tǒng) FSK 對帶寬的限制。 表 AD9854 并行寄存器 并行地址 寄存器 的 功能 默認值 0x00 0x01 相位 的 寄存器 113:8(15,14 位無效 ) 相位 的 寄存器 17:0 0x00 0x00 0x02 0x03 相位 的 寄存器 213:8(15,14 位無效 ) 相位 的 寄存器 27:0 0x00 0x00 0x04 0x05 0x06 頻率 的 轉(zhuǎn)換字 147:40 頻率 的 轉(zhuǎn)換字 139:32 頻率 的 轉(zhuǎn)換字 131:24 0x00 0x00 0x00 基于 DDS的多波形發(fā)生器研究與設計 24 0x07 0x08 0x09 頻率 的 轉(zhuǎn)換字 123:16 頻率 的 轉(zhuǎn)換字 115:8 頻率 的 轉(zhuǎn)換字 17:0 0x00 0x00 0x00 0x0A 0x0B 0x0C 0x0D 0x0E 0x0F 頻率 的 轉(zhuǎn)換字 247:40 頻率 的 轉(zhuǎn)換字 239:32 頻率 的 轉(zhuǎn)換字 231:24 頻率 的 轉(zhuǎn)換字 223:16 頻率 的 轉(zhuǎn)換字 215:8 頻率 的 轉(zhuǎn)換字 27:0 0x00 0x00 0x00 0x00 0x00 0x00 0x10 0x11 0x12 0x13 0x14 0x15 三角頻率 控制 字 47:40 三角頻率 控制 字 39:32 三角頻率 控制 字 31:24 三角頻率 控制 字 23:16 三角頻率 控制 字 15:8 三角頻率 控制 字 7:0 0x00 0x00 0x00 0x00 0x00 0x00 0x16 0x17 0x18 0x19 時鐘 更新 計數(shù)器 31:24 時鐘 更新 計數(shù)器 23:16 時鐘 更新 計數(shù)器 15:8 時鐘 更新 計數(shù)器 7:0 0x00 0x00 0x00 0x40 0x1A 0x1B 0x1C 邊沿速度 計數(shù)器 19:16(2 2 2 20不起作用 ) 邊沿速 度 計數(shù)器 15:8 邊沿速 度 計數(shù)器 7:0 0x00 0x00 0x00 0x1D 0x1E 0x1F 0x20 節(jié)電控制 時鐘倍頻控制器 DDS 模式 的 控制 以及 累加器 的 清零控制 傳輸模式、 OSK 控制 0x00 0x64 0x20 0x20 0x21 0x22 幅度 輸出 乘法器 I11:8(1 1 1 12不起作用 ) 幅度 輸出 乘法器 I7:0 0x00 0x00 0x23 0x24 幅度 輸出 乘法器 Q11:8(1 1 1 12不起作用 ) 幅度 輸出 乘法器 Q7:0 0x00 0x00 0x25 邊沿 輸出 變化率 的 控制器 7:0 0x80 0x26 QDAC,Q 通道 的 D/A 輸入 11:8 0x00 基于 DDS的多波形發(fā)生器研究與設計 25 0x27 QDAC、 Q通道 的 D/A 輸入 7:0 0x00 通過 并行總線 的方式把 數(shù)據(jù)寫入 到 程序 的控制 寄存器 中 ， 事實 上只是 把其 暫 時存在 I/O 的 緩沖區(qū)中，只有 當其 提供更新信號 的 時 侯 ，這些 地址中的 數(shù)據(jù)才會 被 更新到程序 的 寄存器。其濾波電路 及其幅頻特性曲線 如下圖 所示： 基于 DDS的多波形發(fā)生器研究與設計 28 圖 無源濾波電路 及其幅頻特性曲線 信 號的放大電路 用運算 放大器 OP07A 組成。 STC89C52 將所需信號的數(shù)據(jù)、控制 字 命 令計算出來，傳送至 AD9854，經(jīng)過信號處理 輸出 最終信號 波形 。如圖 為其連接電路圖： 圖 幅度控制 電路 方波的產(chǎn)生可以用經(jīng)過無源濾波器產(chǎn)生的正弦波 信號 通過 AD9854 的內(nèi)部比較器比較后輸出即可。并口 I/O 操作允許在一次 I/O 操作中以 100M 的時鐘速率完成對任意一個寄存器進行寫操作 ，但不能保證在同樣的時鐘速率下完成對寄存器的讀操作。 Ch