【正文】 引導(dǎo)成功后，通過軟件使能內(nèi)部的 ROM，以便可以訪問存放在 ROM 中的外部空間。本系統(tǒng)使用的是 TMS320F2812 芯片，我們先介紹一下該芯片的資源分配狀況和地址空間分配圖，之 后，根據(jù)系統(tǒng)的要求，設(shè)計(jì)出外擴(kuò)存儲(chǔ)器的配置方案。 XRS還是看門狗復(fù)位輸出管腳，當(dāng)看門狗產(chǎn)生復(fù)位時(shí)， DSP 將該引腳驅(qū)動(dòng)為低電平，看門狗產(chǎn)生復(fù)位期間，低電平將持續(xù) 512 個(gè) XCLKIN 周期。 基于 PLL 的時(shí)鐘模塊提供了兩種操作模式，一種是晶振操作，該方式允許使用外部晶振給芯片提供時(shí)基；一種是外部震蕩器輸入到 X1/CLKIN 引腳 [11]。 11． 在雙排序模式時(shí)， EVA 和 EVB 可以獨(dú)立的觸發(fā) SEQ1 和 SEQ2。 兩個(gè) 8 通道模塊能夠自動(dòng)排序，每個(gè)模塊可以通過多路選擇器（ MUX）選擇 8 通道中的任何一個(gè)通道。 ADS8364 是高速、低功耗、 6 通道同步采樣的 16 位模數(shù)轉(zhuǎn)換器。存儲(chǔ)器的存儲(chǔ)速度必須要與 CPU 的速度匹配起來。目前，在國內(nèi)應(yīng)用較多的 USB 的控制器主要有 National Semiconductor 的 USBN9602 系列、 Philips的 PDIUSBD12 系列、 SCANLOGIC 的 SLUR 系列以及 Cypress 的 FZUSB 系列。所以本系統(tǒng)選用 TMS320F2812 作為主處理器，如圖22 是這款芯片的功能框圖。 4． 快速的指令周期。這一性能決定了 DSP 的應(yīng)用領(lǐng)域主 要集中在較復(fù)雜的算法處理中，如：數(shù)字圖象處理、數(shù)字語音編碼等領(lǐng)域 ，而單片機(jī)則主要用于工業(yè)控制等對(duì)處理速度和處理性能要求較抵的環(huán)境 [7]。它由機(jī)械運(yùn)動(dòng)、傳感器、數(shù)據(jù)采集、數(shù)據(jù)處理等幾個(gè)部分組成。信號(hào)處理部分包括系統(tǒng)的輸入和輸出、數(shù)據(jù)的處理、各種算法的實(shí)現(xiàn)、數(shù)據(jù)顯示和傳輸?shù)?，非信?hào)處理部分則包括電源、結(jié)構(gòu)、可靠性和可維護(hù)性等。 DSP 芯片在 的高速 信號(hào)處理方面具有速度快、運(yùn)算性能好等優(yōu)點(diǎn)，內(nèi)部采用改進(jìn)的哈佛結(jié)構(gòu)，使得微處理器 的并行處理能力大大增強(qiáng) [24]。 根據(jù)系統(tǒng)的結(jié)構(gòu)與功能要求，經(jīng)過兩種方案的比較，決定選用 DSP 芯片 自帶的 AD 模塊作為系統(tǒng)的模數(shù)轉(zhuǎn)換模塊。經(jīng)過試驗(yàn)結(jié)果檢驗(yàn)， F2812 內(nèi)部模數(shù)轉(zhuǎn)換器精度能滿足系統(tǒng)的要求，本文還提出了提高轉(zhuǎn)換精度、消除干擾的一些措施。而在計(jì)算機(jī)接口技術(shù)方面，通用串行總線（ Universal Sraial Bus,簡稱 USB）近幾年得到了長足的發(fā)展。如圖 12 是 DSP 系統(tǒng)設(shè)計(jì)的一般方法。它通過傳感器部分將光學(xué)標(biāo)記信號(hào)轉(zhuǎn)化為電信號(hào)，再通過數(shù)據(jù)采集部分將電信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，并由數(shù)字信號(hào)處理部分進(jìn)行相應(yīng)的處理，根據(jù)采集到的數(shù)據(jù)結(jié)果來控制設(shè)備進(jìn)行相應(yīng)的運(yùn)動(dòng)，并且將采集處理后的結(jié)果傳誦到計(jì)算機(jī)系統(tǒng)。 DSP 芯片也稱數(shù)字信號(hào)處理器，是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，其主要應(yīng)用是實(shí)時(shí)快速的實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。 CMOS 技術(shù)、先進(jìn)的工藝及集成電路的優(yōu)化設(shè)計(jì)、工作電壓的下降（ 5V， ， ），使得 DSP 芯片的主頻不斷提高。 本系統(tǒng)用到模數(shù)轉(zhuǎn)換器就是這款 DSP 的片上自帶的模數(shù)轉(zhuǎn)換模塊 (ADC)。其中前兩種屬于專 用的 USB 接口芯片，使用時(shí)需外接微控制器；而后兩者xx 大學(xué)學(xué)士學(xué)位論文 10 屬于內(nèi)嵌通用微控制器的 USB 控制芯片。存儲(chǔ)器的價(jià)格主要由兩個(gè)方面決定，一是存儲(chǔ)本身的價(jià)格，而是存儲(chǔ)器模塊中附加電路的價(jià)格，后一類價(jià)格也叫固定開銷，因?yàn)閷?duì)不同容量的模塊，這種價(jià)格幾乎是一樣的。 ADS8364采用 +5V 工作電壓，并帶有 80dB 共模抑制的全差分輸入通道以及 6 個(gè)模數(shù)轉(zhuǎn)換器、 6 個(gè)差分采樣放大器。在級(jí)聯(lián)的模式下，自動(dòng)排序器將變成 16 通道，對(duì)于每個(gè)通道而言，一旦 ADC 轉(zhuǎn)換完成，將會(huì)把轉(zhuǎn)換結(jié)果存儲(chǔ)到結(jié)果寄存器（ ADCRESULT）中。 12． 采樣保持（ S/H）獲取時(shí)間窗具有單獨(dú)的預(yù)分頻控制。F2812 的主頻最高可達(dá) 150MHz，如果外部時(shí)鐘源也選擇為 150MHz，那么將隊(duì)周邊電路產(chǎn)生較強(qiáng)的高頻干擾，影響系統(tǒng)的穩(wěn)定性。 當(dāng)復(fù)位信號(hào)被確認(rèn)后， F2812 的處理器進(jìn)入了一個(gè)確定的狀態(tài)。 F2812 存儲(chǔ)資源分配情況 1． F2812 的外部存儲(chǔ)空間 本系統(tǒng)采用的 DSP 具有豐富的內(nèi)部存儲(chǔ)器，使用片內(nèi)存儲(chǔ)器有三個(gè)優(yōu)點(diǎn)：高速執(zhí)行（不需要等待）、低開銷、低功耗，充分利用內(nèi)部存儲(chǔ)器可以使 DSP系統(tǒng)的整體性能達(dá)到最佳。 2． F2812 的外部存儲(chǔ)空間 TMS320F2812 的外部接口如圖 38 所示，可分為 5 個(gè)固定的存儲(chǔ)映像區(qū)域，每個(gè)外部接口 XINTF 區(qū)都有一個(gè)片選信號(hào)，用于訪問某一個(gè)特定的區(qū)域。用戶可以選擇從內(nèi)部 FLASH 存儲(chǔ)器引導(dǎo)程序，也可以根據(jù)需 要建立自己的引導(dǎo)程序，使用 Zone7 空間進(jìn)行程序引導(dǎo)，將程序存放在外部空間。 xx 大學(xué)學(xué)士學(xué)位論文 20 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :T M S1T D I3+ 5T D O7T C K911E M U 013T R S T24681012E M U 114J A T GC1 FR1R3R2GND+ C C 圖 37 JTAG 接口電路設(shè)計(jì) F2812 與存儲(chǔ)器的接口設(shè)計(jì) 對(duì) DSP 內(nèi)部存儲(chǔ)器資源進(jìn)行必要的了解后，才能正確地利用它的強(qiáng)大功能。原理如下：當(dāng)按鈕 SW1 按下時(shí)，電容 C 上的電荷將通過按鈕串聯(lián)的電阻 R53 放走，使電容 C 上的壓降為 0， XRS為低電平，系統(tǒng)復(fù)位器件終止運(yùn)行， PC 指向地址 0x3FFFC0；當(dāng)按鈕松開時(shí)， 的電壓對(duì)電容 C 充電，充電完成后， XRS置為高電平，復(fù)位結(jié)束，實(shí)現(xiàn)了手動(dòng)復(fù)位，程序從 PC 所指出的位置開始運(yùn)行，復(fù) 位電路的電阻不恩能夠太大，否則電流達(dá)不到要求，復(fù)位失敗。 時(shí)鐘電路 DSP 和其他的微處理器一樣，需要晶振才能工作， F2812 芯片內(nèi)含一個(gè)機(jī)遇可編程 PLL（ Programmable PhaseLocked Loop）的時(shí)鐘模塊，該模塊為芯片提供了所有必要的時(shí)鐘信號(hào)，還提供了低功耗方式的控制入口， PLL 具有 4 位比例控制，用來選擇不同的 CPU 時(shí)鐘速率。 10． 排序器可工作在“啟動(dòng) /停止”模式，允許多個(gè)按時(shí)間排序的觸發(fā)源同步轉(zhuǎn)換。 F2812 的ADC 模塊的功能框圖如圖 32 所示。 EA0~EA2 用來控制ADS8364 的 A0~A2，而 EA15 則用來通過反相器發(fā)送片選信號(hào)。存儲(chǔ)器的速度是用存儲(chǔ)器訪問時(shí)間來衡量的，訪問時(shí)間就是指存儲(chǔ)器接收到穩(wěn)定的地址出入到操作完成的時(shí)間，比如在讀出時(shí)，存儲(chǔ)器往數(shù)據(jù)總線上輸出數(shù)據(jù)就是操作結(jié)束的標(biāo)志。兩種方法各有利弊：前者投資小，可利用普通單片機(jī)開發(fā)系統(tǒng)開發(fā)外設(shè)應(yīng)用程序，其優(yōu)點(diǎn)是開發(fā)者熟悉這些通用微控制器的結(jié)構(gòu)和指令集，相關(guān)資料豐富，易于進(jìn)行開發(fā)。另外 F2812 芯片采用典型的哈佛結(jié)構(gòu)，片內(nèi)有六條獨(dú)立、并行的數(shù)據(jù)和地址總線，極大地提高了系統(tǒng)的數(shù)據(jù)吞吐能力；同時(shí)精的指令系統(tǒng)、八級(jí)流水線的操作方式和 的指令周期使得系統(tǒng)的運(yùn)行速度特別快；系統(tǒng)采用高性能靜態(tài)CMOS 技術(shù)，功耗非常低。而 DSP 器件配有獨(dú)立的乘法器和加法器，單個(gè)周期可以完成相乘、累加倆個(gè)運(yùn)算，大大提高了運(yùn)算效率。與目前普遍采用的單片機(jī)相比，DSP 具有較高的集成度并具有更快的運(yùn)行速度， DSP 器件比 16 位單片機(jī)單指令執(zhí)行時(shí)間快 8~10 倍，在乘法處理上， DSP 的優(yōu)勢更為明顯，完成一次乘累加運(yùn)算快 16~30 倍。 xx 大學(xué)學(xué)士學(xué)位論文 5 第 2章 系統(tǒng)的實(shí)現(xiàn)方案 采集處理系統(tǒng)分析 本 數(shù)據(jù)采集處理系統(tǒng)采用內(nèi)部有模數(shù)轉(zhuǎn)換起的 DSP 作為主處理器，這是一種結(jié)構(gòu)簡單、功能強(qiáng)大、經(jīng)濟(jì)實(shí)用的多通道高速數(shù)據(jù)采集處理 系統(tǒng)，不僅具有數(shù)據(jù)采集與傳輸功能，同時(shí)具有運(yùn)動(dòng)控制功能。 圖 12 DSP 系統(tǒng)的設(shè)計(jì)流程 一個(gè)數(shù)字信號(hào)處理系統(tǒng)是電子技術(shù)、信號(hào)處理技術(shù)和計(jì)算機(jī)技術(shù)相結(jié)合的抗混疊濾 波 輸入 A/D DSP 芯片 D/A 平滑 輸出 輸出 xx 大學(xué)學(xué)士學(xué)位論文 3 產(chǎn)物，系統(tǒng)設(shè)計(jì)通常分為信號(hào)處理部分和非信號(hào)處理部分。由于 DSP 具有豐富的硬件資源，改進(jìn)的并行結(jié)構(gòu)、告訴數(shù)據(jù)處 理能力和強(qiáng)大的指令系統(tǒng)，它已經(jīng)成為世界半導(dǎo)體產(chǎn)業(yè)中緊隨微處理器與微控制器之后的又一個(gè)熱點(diǎn)，在通信、航空、航天、國防、工業(yè)控制、網(wǎng)絡(luò)及家用電器領(lǐng)域得到了廣泛的應(yīng)用。采集到的數(shù)據(jù)經(jīng)過 DSP 的處理后，通過 USB 上傳到 PC，由上層軟件進(jìn)行進(jìn)一步的處理。在采集速度方面，系 統(tǒng)采用級(jí)聯(lián)同步采樣方式對(duì)信號(hào)進(jìn)行采集，采集轉(zhuǎn)換速度可以大大提高。 USB 是一些 PC 大廠商如 Microsoft、 Intel等為了結(jié)局日益增加的 PC外設(shè)與有限的主板插槽和 端口之間的矛盾而制定的一種串行通信的標(biāo)準(zhǔn)，自1995 年在 Comdex 上亮相以來至今廣泛地為各 PC 廠家所支持。系統(tǒng)的軟件和硬件分別調(diào)試完成后，就可以將軟件脫離開發(fā)系統(tǒng)而直接在應(yīng)用系統(tǒng)上運(yùn)行。 根據(jù)設(shè)計(jì)要求，結(jié)合目前市場使用情況，本系統(tǒng)選用 TI 公司新近推出的專門用于控制領(lǐng)域的 TMS320F2812。 DSP 芯片是實(shí)現(xiàn)數(shù)字信號(hào)處理技術(shù)的硬件支持，是數(shù)字信號(hào)處理技術(shù)與數(shù)字信號(hào)處理應(yīng)用之間的橋梁和紐帶，隨著全球集成電路事業(yè)的發(fā)展，美國的 TI 公司成為世界上最大的 DSP 芯片供應(yīng)商，其 DSP 市場份額占全世界份額近 50%，其 DSP 產(chǎn)品根據(jù)功 能氛 圍三個(gè) 系列 TMS320C20xx 系 列， TMS320C5000 系列，TMS320C6000 系列，本系統(tǒng)選用的就是 TI 的 20xx 系列的 TMS320F2812 芯片。目前 C64 DSP 高速時(shí)鐘已達(dá) 。它帶有倆個(gè) 8 選 1 多 路切換器和雙采樣 /保持器的 12 位的、具有流水線結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器。 為了減小硬件設(shè)計(jì)的復(fù)雜度，加快系統(tǒng)的開發(fā)速度，上位機(jī)與板卡的接口器件選用 Cypress 公司 EZUSB FX2 系列中的 CY7C68013A（下面簡稱68013）。因此，選擇外部存儲(chǔ)器時(shí)，應(yīng)使設(shè)計(jì)中模塊的數(shù)目盡可能的大。另外，在 REFIN 和 REFOUT 引腳內(nèi)部還帶有 +參考電壓以及高速并 行接口。自動(dòng)排序器允許對(duì)同一個(gè)通道進(jìn)行多次采集，用戶可以完成采樣算法，這樣可以獲得更高的采樣精度。 xx 大學(xué)學(xué)士學(xué)位論文 15 0 0 . 5 1 1 . 5 2 2 . 5 30 . 511 . 522 . 53— — — — 理 論 值— — — C H 3 圖 33 DSP 自帶 ADC 采樣與理論值的比較圖（輸 入電壓 0~3V） DSP 的外圍電路設(shè)計(jì) 電源電路 本系統(tǒng) 中用到了 5V、 和 的器件，還需要 12V 的電壓驅(qū)動(dòng)電機(jī)，F(xiàn)2812 采用 的外設(shè)供電和 的內(nèi)核供電， 68013 采用 供電，本系統(tǒng)采用 TI 公司的芯片 TPS75733 和 TPS76081，將電路板外接的 +5V 轉(zhuǎn)換成+ 和 ，電源輸出 +12V， +5V 和 — 5V 的電壓。而選用第一種晶振操作模式，可以將一個(gè)較低的外部時(shí)鐘源通過內(nèi)部倍頻的手段達(dá)到 DSP 的工作頻率，PLL 的倍頻因子由 PLLCR 寄存器的 3， 2， 1， 0 位決定，如表 31 所示 ，xx 大學(xué)學(xué)士學(xué)位論文 17 OSCCLK 是晶振頻率 。作為硬件復(fù)位的一部分，所有當(dāng)前操作均被放棄，流水線被清除， CPU 的寄存器 都進(jìn)行復(fù)位，然后復(fù)位中斷向量被取回，從而執(zhí)行相應(yīng)的中斷服務(wù)程序。為了提高執(zhí)行速度，本文設(shè)計(jì)的系統(tǒng)在調(diào)試時(shí)將程序空間映射到內(nèi)部空間中。在一些器件上，倆區(qū)的片選信號(hào)在內(nèi)部“與”在一起，組成一個(gè)共享的芯片選擇。 Boot Loader 軟件根據(jù)引擎引導(dǎo)模式（ Boot Mode）信號(hào)確定上電時(shí)的引導(dǎo)裝載方式。 3．正確的操作順序是：先退出計(jì)算機(jī)系統(tǒng)的訪真窗口，然后再將 DSP 應(yīng)用板斷電，否則可能出現(xiàn)仿真器不能正常運(yùn)行的情況。 系統(tǒng)中手動(dòng)復(fù)位的電路如圖 36 所示。更換成高性能的電源后，采集結(jié)果明顯改善，所以在選用電源時(shí)要注意電源的質(zhì) 量，特別是開關(guān)電源，它的電源紋波不能太大，否則會(huì)對(duì)高頻系統(tǒng)造成很大的干擾。 9． 靈活的中斷控制機(jī)制，允許在每一個(gè)或每隔一個(gè)轉(zhuǎn)換序列結(jié)束（ EOS）時(shí)產(chǎn)生中斷請(qǐng)求。盡管在模數(shù)轉(zhuǎn)換模塊中有多個(gè)輸入通道和倆個(gè)排序器，但僅有一個(gè)轉(zhuǎn)換器。另外， ADS8364 可以和F2812 使用一樣的 電源，因此省去了電源變換。 外部存儲(chǔ)器的選