【正文】 18:58:1618:58:1618:581/31/2023 6:58:16 PMn 1越是沒有本領(lǐng)的就越加自命不凡。 31 一月 20236:58:16 下午 18:58:16一月 21n 1比不了得就不比，得不到的就不要。制作Ｐ +源、漏區(qū)的過程是：將片子涂上光刻膠，把全部 P溝晶體管的源、漏區(qū)和Ｐ 材料（如 P阱）和金屬接觸的區(qū)域等要進(jìn)行 P+擴(kuò)散的區(qū)域，經(jīng)過曝光、顯影后露出來，進(jìn)行注入。n GaAs邏輯電路的形式和眾多電路的設(shè)計方法與NMOS工藝基本相同。 1970年，出現(xiàn)了硅柵工藝。lN型襯底， p溝道。GaAs工藝： HEMT工藝的三明治結(jié)構(gòu)圖 DPDQWHEMT的層結(jié)構(gòu)36 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?HEMT工藝的三明治結(jié)構(gòu)： GaAs襯底上，形成一網(wǎng)絡(luò)結(jié)構(gòu)作為緩存層（選擇 GaAs ， AlGaAs層 ）。相對簡單和成熟的 MESFET工藝使得光通信中高速低功率 VLSI的實現(xiàn)成為可能。216?！?Si/SiGe HBT特點：　 +摻雜的 SiGe用作基區(qū)，合成的 SiGe層帶隙小于初始的 Si襯底、掩埋的集電區(qū)和覆蓋的發(fā)射區(qū)，大體上每增加 10％的Ge原子，帶隙減小 75meV。 層作為內(nèi)集電區(qū)，從而減小基極與集電極的電容，提高擊穿電壓?；鶇^(qū)寬度小于 100nm時，傳輸時間小于 10ps。 對于 TTL電路來說，電源電壓 VCC=5V，所以對 BVCBO的要求不高，但對 rCS、 VCES的要求高，所以可選 ?epi ??.cm，相應(yīng)的厚度也較小， Tepi= 3~7?m； 對于模擬電路而言，主要考慮 工作電壓 ，工作電壓越高， ?epi 也應(yīng)選得越高 ，相應(yīng) Tepi也較大 ，一般模擬電路的外延層電阻率 ?epi =~5?.cm，厚度 Tepi為 7~17?m。3 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n各種工藝的兩個重要特性是 速度 和 功耗 。6 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?典型的雙極集成電路工藝n襯底制備 → 一次氧化 → 隱埋層光刻 → 隱埋層擴(kuò)散 → 外延淀積 → 熱氧化 → 隔離光刻 — 隔離擴(kuò)散 → 再氧化 → 基區(qū)光刻 → 基區(qū)擴(kuò)散 → 再分布及氧化 → 發(fā)射區(qū)光刻 → （背面摻金） → 發(fā)射區(qū)擴(kuò)散 → 再分布及氧化 → 接觸孔光刻 → 鋁淀積 → 反刻鋁 → 鋁合金 → 淀積鈍化層 → 壓焊塊光刻 → 中測7 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n圖 （ a）繪制了典型的雙極型硅晶體管的剖面圖。，形成基極和發(fā)射極區(qū)域時采用了自對準(zhǔn)工藝。因此，希望開發(fā)的高速晶體管是增加跨導(dǎo)的絕對值和提高其頻率特性。25 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n 其它異質(zhì)結(jié)構(gòu)：1. GaInP/ GaAs HBT 材料系統(tǒng)易于制造，且由于 △ Ｅv/ △ Ec比值高而便于能帶調(diào)整。n在離子注入過程中，摻雜劑直接注入半絕緣體 GaAs襯底中，離子能量及工藝時間決定了深度和施主濃度。迄今為止，柵長已減小到 100nm量級。252。同樣， P溝道 HEMT的跨導(dǎo)達(dá)到170和 300ms/mm。在 MOS工藝中，不對齊的問題，不是圖案難看的問題，也不僅僅是所構(gòu)造的晶體管尺寸有誤差、參數(shù)有誤差的問題，而是可能引起溝道中斷，無法形成溝道，無法做好晶體管的問題。n增加了電路的可靠性。（ c）生長厚和薄的氧化層75 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?（ d）制作多晶硅柵和互連線216。 P阱 CMOS的工藝流程。 一月 21一月 2118:58:1618:58:16January 31, 2023n 1意志堅強(qiáng)的人能把世界放在手中像泥塊一樣任意揉捏。 2023/1/31 18:58:1618:58:1631 January 2023n 1一個人即使已登上頂峰，也仍要自強(qiáng)不息。 一月 2118:58:1618:58Jan2131Jan21n 1世間成事，不求其絕對圓滿，留一份不足，可得無限完美。78 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?P阱 CMOS工藝中， PMOS和 NMOS結(jié)構(gòu)79 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ? 典型 1P2M n阱 CMOS工藝主要步驟圖 80 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?N阱 CMOS的工藝流程81 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ? 82 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?83 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?84 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?85 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?86 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?87 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?88 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?CMOS反相器電路圖和芯片剖面示意圖圖 89 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?n CMOS的主要優(yōu)點是集成密度高而功耗低，工作頻率隨著工藝技術(shù)的改進(jìn)已接近 TTL電路，但驅(qū)動能力尚不如雙極型器件，所以近來又出現(xiàn)了在 IC內(nèi)部邏輯部分采用 CMOS技術(shù)，而 I/O緩沖及驅(qū)動部分使用雙極型技術(shù)的一種稱為 BiCMOS的工藝技術(shù)。74 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?216。53 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ?硅柵工藝的優(yōu)點：l自對準(zhǔn)的，它無需重疊設(shè)計，減小了電容，提高了速度。 這好比彩色印刷中，各種顏色套印一樣，不容易對齊。mm ?，一層?。?50nm~100nm)的沒有摻雜的 AlGaAs層覆蓋在上面，形成肖特基柵極，源與漏極歐姆接觸?！〕Ｒ?guī)情況下，柵長越短，器件的速度越快。（ LPE， VPE，MBE，離子注入法）n外延過程中， Ga、 As連同其它選定的雜質(zhì)原子沉積在半導(dǎo)體 GaAs晶圓表面，產(chǎn)生類似于 GaAs襯底的晶體結(jié)構(gòu)。 +型的 GaAs基區(qū)摻雜程度可在不降低電流增益的情況下大幅度提高。這些參數(shù)之間有以下的關(guān)系：Ｖ O ISW RL gm г L　對于確定的 gm、Ｖ O 和 RL， ISW隨 г L的減小而增大。17 ?c?e?c? ? 通 ?信 ?工 ?程 ?系 ? 雙極性硅工藝（續(xù)）n先進(jìn) 的雙極性硅工藝：