【正文】 加法器 用于實(shí)現(xiàn)多位加法運(yùn)算，其單元電路有半加器和全加器；其集成電路主要有 串行進(jìn)位加法器和超前進(jìn)位加法器。串行進(jìn)位加法器超前進(jìn)位加法器 組合邏輯電路串行進(jìn)位加法器舉例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CI加數(shù) A 輸入加數(shù) B 輸入　　低位的進(jìn)位輸出 CO 依次加到相鄰高位的進(jìn)位輸入端 CI 。 組合邏輯電路 CT74LS151 有 A A1 、 A0 三個地址輸入端，正好用以輸入三變量 A、 B、 C 。 　　 數(shù)據(jù)選擇器的輸入信號個數(shù) N 與地址碼個數(shù) n 的關(guān)系為 N = 2n 組合邏輯電路數(shù)據(jù)分配器 : 根據(jù)地址碼的要求，將一路數(shù)據(jù) 分配到指定輸出通道上去的電路?！　?shù)據(jù)選擇器 2 的數(shù)據(jù)輸入、使能輸入。了解數(shù)值比較器的作用。 若次高位 A2 B2，則 A B；若 A2 B2，則 A B；若 A2 = B2，則再去比較更低位?？赡軐?dǎo)致錯誤動作 組合邏輯電路二、競爭冒險的產(chǎn)生原因及消除方法負(fù)尖峰脈沖冒險舉例 　　可見，在組合邏輯電路中，當(dāng)一個門電路 (如 G2)輸入兩個向相反方向變化的互補(bǔ)信號時， 則在輸出端可能會產(chǎn)生尖峰干擾脈沖。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。 組合邏輯電路 CC14539 數(shù)據(jù)選擇器 輸出函數(shù)式1Y = A1 A0 1D0 + A1 A0 1D1 + A1 A0 1D2 + A1 A0 1D3 = m0 1D0 + m1 1D1 + m2 1D2 + m3 1D32Y = A1 A0 2D0 + A1 A0 2D1+ A1 A0 2D2+ A1 A0 2D3 = m0 2D0 + m1 2D1 + m2 2D2 + m3 2D3 組合邏輯電路三、用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù) 　　由于數(shù)據(jù)選擇器在輸入數(shù)據(jù)全部為 1 時，輸出為地址輸入變量全體最小項的和。 組合邏輯電路數(shù)字電子技術(shù)第十三講 組合邏輯電路第 6 章　組合邏輯電路 組合邏輯電路中的競爭冒險加法器和數(shù)值比較器數(shù)據(jù)選擇器 與數(shù)據(jù)分配器小結(jié) 組合邏輯電路主要要求：理解數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用。 輸出哪一路數(shù)據(jù)由地址碼 A1 A0 決定 。1111110011101010100110110010100110000000CiSiCi1BiAi輸 出輸　入AiBiSiCiCO∑CICi1 組合邏輯電路 (二 ) 多位加法器 實(shí)現(xiàn)多位加法運(yùn)算的電路