freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

7amba總線(6學(xué)時)(專業(yè)版)

2025-02-18 18:46上一頁面

下一頁面
  

【正文】 接著仲裁器改變主設(shè)備的優(yōu)先級。 when others = HSELdefault = ‘1’。 印第安序 在 AMBA協(xié)議中沒有定義 主設(shè)備和從設(shè)備應(yīng)該采用同樣的印第安序 不支持動態(tài)印第安序 對于 IP設(shè)計, 只有應(yīng)用面比較廣泛的應(yīng)用程序才支持兩種印第安序。 76 實現(xiàn) 如果設(shè)計中既有主設(shè)備端口又有從設(shè)備端口 通過主設(shè)備端口讀 /寫數(shù)據(jù) 通過從設(shè)備端口配置寄存器等 如處理器設(shè)置的一些參數(shù) 77 目錄 AMBA總線概述 AHB APB 不同 IP之間的互連 78 APB信號 79 APB信號(續(xù)) PADDR[31:0] 地址總線,由設(shè)備總線的 bridge單元驅(qū)動 PSELx 從譯碼器來的信號,到每一個總線從設(shè)備 x PENABLE 用于在設(shè)備總線上把所有訪問按時間階段進行 PWRITE 高電平:寫 低電平:讀 PRDATA和 PWDATA 最多 32位寬 80 Address Decoding Stages Slave 3 (APB) Slave 1 (EBI) Slave 2 (SRAM) 0xCFFF_FFFF 0xC000_0000 0x5000_FFFF 0x5000_0000 0x3FFF_FFFF 0x0000_0000 Peripheral 3 (UART) Peripheral 1 (Int Cont) Peripheral 2 (Timers) 0xC3FF_FFFF 0xC300_0000 0xC2FF_FFFF 0xC100_0000 0xC000_FFFF 0xC000_0000 APB memory map Timer 2 Timer 1 0xC2FF_FFFF 0xC200_0000 0xC1FF_FFFF 0xC100_0000 AHB Decoder HSELapb PSELtim APB Bridge Timers AHB memory map Timers memory map 81 APB Interconnect AHB2APB Bridge APB Master PADDR HCLK PSEL1 PWRITE PSEL2 PSEL3 PCLK HADDR HWRITE Peripheral 1 Peripheral 3 Peripheral 2 PENABLE PWDATA PRDATA HRDATA HSEL HWDATA AHB APB 82 寫傳輸 83 讀傳輸 84 Bridge How to translate ahb pipelined timing to 2cycle apb timing? 85 Bridge FSM AHB Transfer 86 APB Slave 87 APB到 AHB的接口-讀 88 目錄 AMBA總線概述 AHB APB 不同 IP之間的互連 89 通信方式 Cpu (master) IP (slave) IP (master) IP (slave) 90 Memory mapped IO 每一個從設(shè)備都占用系統(tǒng)中的一段地址空間 所有的從設(shè)備都是可尋址的 寄存器 /存儲器都是內(nèi)存映射方式訪問 CPU/IP讀寫其他 IP的數(shù)據(jù)類似于讀寫存儲器 91 IP間的通信互連 主設(shè)備被 arbiter grant之后,可以訪問總線上的所有從設(shè)備 92 一個 IP可以同時擁有主設(shè)備接口和從設(shè)備接口 93 CPU和 IP之間的通信 CPU總是作為主設(shè)備 IP總是作為從設(shè)備 IP可以發(fā)出一個中斷請求 CPU進入中斷模式,由 interrupt service routine (ISR)來處理中斷 94 例: DMA 95 例: DMA Step0: CPU檢查DMA的狀態(tài)以確認(rèn)是否可用 While(1) { Read(0x30004,status) if(status == 0) break??梢允沟弥髟O(shè)備有足夠的時間處理下一次傳輸。 Decoder logic Slave 2 (Internal Memory) Default_Slave logic case HTRANS is when IDLE|BUSY = HRESP = OKAY。 當(dāng)從設(shè)備準(zhǔn)備結(jié)束本次傳輸,將設(shè)置給仲裁器的HSPLITx信號的相應(yīng)位。 如果從設(shè)備需要多個周期才能獲取數(shù)據(jù),則從設(shè)備給出一個 SPLIT傳輸響應(yīng)。 when …. = HSELsram = ‘1’。 每一位對應(yīng)一個主設(shè)備 60 仲裁舉例( 1) 沒有等待狀態(tài)的 grant 61 仲裁舉例( 2) 有等待狀態(tài)的 grant 62 仲裁舉例( 3) Burst傳輸之后移交總線 63 總線主設(shè)備 Grant信號
點擊復(fù)制文檔內(nèi)容
環(huán)評公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1