【正文】 它更充分利用了觸發(fā)器，其有效狀態(tài)為觸發(fā)器狀態(tài)的 2 倍。所以異步計(jì)數(shù)器的各個(gè)觸發(fā)器不是共用時(shí)鐘，接下來(lái)利用Simulink 對(duì)異步十進(jìn)制計(jì)數(shù)器進(jìn)行仿真 【2】 。自建的 8421BCD 碼十進(jìn)制同步加法計(jì)數(shù)器模塊，將其參數(shù) 3 、1設(shè)置為 0。在同步計(jì)數(shù)器中，當(dāng)時(shí)鐘脈沖輸入時(shí)觸發(fā)器的翻轉(zhuǎn)是同時(shí)發(fā)生的。其中觸發(fā)器的類(lèi)型可以有多種選擇。 并行寄存器仿真一個(gè)基本 RS 觸發(fā)器可以用于寄存 1 位二進(jìn)制代碼信息，而將 n 個(gè)基本 RS 觸發(fā)器連接在一起，就可以構(gòu)成一個(gè) n 位二進(jìn)制并行寄存器。從圖可以看出，JK 觸發(fā)器模塊的內(nèi)部電路結(jié)構(gòu)與 RS 觸發(fā)器模塊十分相似，最大的不同是在空白處多添加了一個(gè)Trigger 模塊。 基本觸發(fā)器介紹 把能夠存儲(chǔ)一位二值信息的單元電路稱(chēng)為觸發(fā)器（FlipFlop，簡(jiǎn)稱(chēng) FF） 。由此得到全加器的邏輯表達(dá)式為： AB??DABC??利用全加器實(shí)現(xiàn) 4 位二進(jìn)制運(yùn)算1）建立全加器模塊庫(kù)根據(jù)全加器的邏輯表達(dá)式，選用 Logical Operator 模塊建立全加器模塊庫(kù)，并將其命名為 ADD 后保存。 數(shù)據(jù)選擇器仿真數(shù)據(jù)選擇器又叫多路選擇器或多路開(kāi)關(guān)，它有 m 個(gè)輸入端 X0,X1…Xn1，一個(gè)輸出端 D，n 個(gè)地址端 An1，An2，…A1,A0。到此含有 3 線—8 線譯碼器模塊庫(kù)文件建立完畢。模塊參數(shù)設(shè)置完畢后，用信號(hào)線將各個(gè)模塊連接。完成譯碼功能的邏輯電路，稱(chēng)為譯碼器。使用 Simulink 進(jìn)行仿真一般分為兩步：首先需要在仿真模型編輯窗口中搭建好自己的仿真模型，設(shè)置好具體模型參數(shù)和仿真參數(shù)；然后，就可以開(kāi)始仿真，Simulink將根據(jù)用戶(hù)搭建的模型，模擬系統(tǒng)在設(shè)定環(huán)境下的具體行為 [3]。在其下提供了豐富的仿真模塊。在時(shí)序邏輯電路的仿真的過(guò)程中，將使用到 Simulink 中的觸發(fā)器模塊。flipflop。本課題研究的主要內(nèi)容：利用 Simulink 模塊實(shí)現(xiàn)時(shí)序邏輯電路和組合邏輯電路的設(shè)計(jì)和仿真，組合邏輯電路仿真包括譯碼器、數(shù)據(jù)選擇器、加法器的仿真，時(shí)序邏輯電路仿真包括寄存器、計(jì)數(shù)器的仿真，最后將得到的仿真電路的波形與理論上的邏輯功能進(jìn)行對(duì)比，從而更好地學(xué)習(xí)并理解其數(shù)字邏輯電路的基本原理。Matlab 可以進(jìn)行矩陣運(yùn)算、繪制函數(shù)和數(shù)據(jù)、實(shí)現(xiàn)算法、創(chuàng)建用戶(hù)界面、連接其他編程語(yǔ)言的程序等，主要應(yīng)用于工程計(jì)算、控制設(shè)計(jì)、信號(hào)處理與通訊、圖像處理、信號(hào)檢測(cè)、金融建模設(shè)計(jì)與分析等領(lǐng)域。Matlab 的應(yīng)用范圍非常廣，包括信號(hào)和圖像處理、通訊、控制系統(tǒng)設(shè)計(jì)、測(cè)試和測(cè)量、財(cái)務(wù)建模和分析以及計(jì)算生物學(xué)等眾多應(yīng)用領(lǐng)域。 Simulink 的組成很有層次性, 它的下面有很多子庫(kù), 如連續(xù)子庫(kù)、非連續(xù)子庫(kù)、離散子庫(kù)、數(shù)學(xué)函數(shù)子庫(kù)、信號(hào)源子庫(kù)、信號(hào)輸出子庫(kù)及附加模塊庫(kù)等, 各個(gè)子庫(kù)下面含有該類(lèi)型的眾多模塊, 復(fù)制這些模塊到模型窗口中就可實(shí)現(xiàn)各種仿真。數(shù)字電路的驗(yàn)證和調(diào)試是一件繁瑣的工作，既費(fèi)時(shí)費(fèi)力又需要一些昂貴的儀器，如能較好地采用 MATLAB 附帶的仿真工具 Simulink 進(jìn)行數(shù)字電路設(shè)計(jì)、調(diào)試、仿真、驗(yàn)證，既可以使教師講解更生動(dòng)，也可使學(xué)生形象直觀地看到電路仿真過(guò)程和運(yùn)行結(jié)果，更容易被學(xué)生理解，而且能省時(shí)、省力，大大提高教學(xué)質(zhì)量 [11]。XXXX 大學(xué)畢業(yè)設(shè)計(jì)（論文） 9 圖 23 3 線—8 線二進(jìn)制譯碼器輸出波形圖由圖 22 及圖 23 可以總結(jié)出，在輸出波形中，第 1s 時(shí) X2 至 X0 及 Z0 至 Z7 的狀態(tài)分別對(duì)應(yīng) 3 線—8 線二進(jìn)制譯碼器真值表的第 1 行數(shù)值，第 2s 對(duì)應(yīng)第 2 行數(shù)值……依此類(lèi)推，可以看出該模型完全實(shí)現(xiàn)了 3 線—8 線二進(jìn)制譯碼器的功能仿真。在 Matlab 的啟動(dòng)界面的 Command Window 窗口中鍵入命令 mydesign，打開(kāi)上面所建的 mydesign 模塊庫(kù)。表 24 Pulse Generator 模塊參數(shù)設(shè)置模塊名稱(chēng) Pulse type Amplitude Period Pulse width Phase delay Sample timeD0 Sample based 1 2 1 0 D1 Sample based 1 5 1 0 D2 Sample based 1 2 1 0 D3 Sample based 1 3 1 0 A1 Sample based 1 2 1 1 10A2 Sample based 1 2 1 1 5S Sample based 1 40 4 20 1運(yùn)行該模塊后，單擊 Scope 模塊可以看到如圖 29 所示波形圖。Mux 模塊，Mux 模塊位于 Simulink 節(jié)點(diǎn)下的 Signal Routing 模塊庫(kù)中，它主要是將最后結(jié)果集合后送到 Display 模塊顯示。觸發(fā)器與邏輯門(mén)比較，觸發(fā)器的顯著特點(diǎn)是有反饋電路，因此它的輸出不僅取決于研究時(shí)刻的輸入，而且還依賴(lài)于研究時(shí)刻以前的輸入。XXXX 大學(xué)畢業(yè)設(shè)計(jì)（論文） 19 圖 33 JK 觸發(fā)器模塊內(nèi)主要模塊電路JK FlipFlop 模塊實(shí)現(xiàn)了如表 32 所示真值表的邏輯功能。根據(jù)本章第一節(jié)對(duì) RS 觸發(fā)器模塊的分析，當(dāng) R、S 端同時(shí)等于 1 時(shí)，SR FlipFlop 模塊處于無(wú)效狀態(tài)，因此必須利用控制電路對(duì) R、S 端的輸入信號(hào)進(jìn)行控制，以防止無(wú)效狀態(tài)的出現(xiàn)。2）拷貝 4 個(gè) D FlipFlop 模塊到新建模型文件中，分別命名為DDDD4。8421BCD 碼十進(jìn)制同步加法計(jì)數(shù)器邏輯表達(dá)式如下： nQJ1234?nK14? nJ142 n12 1?KXX：基于 Matlab 的數(shù)字邏輯電路仿真 24 nQC14?根據(jù)邏輯表達(dá)式，可以直接搭建其邏輯電路，在此，選用建立子系統(tǒng)的方式，建立一個(gè) 8421BCD 碼十進(jìn)制同步加法計(jì)數(shù)器的子系統(tǒng)，其形式如圖 310 所示。Sum 模塊，位于 Simulink 節(jié)點(diǎn)下 Math Operation 模塊庫(kù)中，實(shí)現(xiàn)輸入信號(hào)的相加功能。圖中，Q1 的波形是在 Clock 輸入波形的下降沿發(fā)生狀態(tài)翻轉(zhuǎn)，4的波形是在 Q1 的下降沿發(fā)生狀態(tài)翻轉(zhuǎn)，而 Q3 的波形是在 Q2 的下降沿發(fā)生翻轉(zhuǎn)。下面以一個(gè)擁有 8 個(gè)有效狀態(tài)的扭環(huán)計(jì)數(shù)器為例，對(duì)移位型計(jì)數(shù)器的仿真進(jìn)行介紹。移位寄存器除第 1 級(jí)外，其他各級(jí)都是首尾相連，因此設(shè)計(jì)比較簡(jiǎn)單，只需輸出第 1 級(jí)反饋方程即可。Constant 模塊，將其 Constant 參數(shù)值設(shè)置為 1，作為輸入信號(hào)。algorism adder39。7）將各模塊擺放整齊，參照?qǐng)D 38 連線，保存。表 33 二位并行寄存器輸入信號(hào)模塊參數(shù)設(shè)置模塊名稱(chēng) Pulse type Amplitude Period Pulse width Phase delay Sample timeD0 Sample based 1 3 1 0 1D1 Sample based 1 3 1 0 保存該模型運(yùn)行后，雙擊 Scope 模塊，可以看到如圖 36 的波形圖。靈活應(yīng)用它們可以搭建許多各式的時(shí)序邏輯電路。圖 31 RS 觸發(fā)器模塊外觀及內(nèi)部電路RS 觸發(fā)器的真值表如表 31。輸出結(jié)果的顯示由 Scope 模塊改為 Display 模塊，是數(shù)字電路仿真中結(jié)果輸出的另一種方法，可以根據(jù)需要選擇結(jié)果的顯示方法。表 25 半加器真值表A B S C0 0 0 00 1 1 01 0 1 01 1 0 1在表 25 中 A 是被加數(shù)，B 是加數(shù)，S 是半加器的和，C 是半加器的進(jìn)位位。該模型中，根據(jù)需要將 Constant value 參數(shù)設(shè)置為 0，該 Constant 模塊將在仿真過(guò)程中產(chǎn)生一個(gè)持續(xù)時(shí)間的幅度為 0 的信號(hào)。將其輸入端口分別更名為 A0、AA2 及 SS2 、S3 ，輸出端口更名為Q0、Q…、Q7，最后得到 3 線—8 線譯碼器子系統(tǒng)的外觀如圖 25 所示，內(nèi)部結(jié)構(gòu)如圖 26 所示。該模型共需要 11 個(gè) Logical Operator 模塊，其中8 個(gè)作為 AND 模塊，3 個(gè)作為 NOT 模塊。在邏輯功能上的特點(diǎn)是，在任何給定時(shí)刻的輸出值僅與該時(shí)刻電路的輸入值有關(guān)，而與過(guò)去的輸入狀態(tài)無(wú)關(guān)。Simulink 還允許自建模塊, 這就增加了 Simulink 的可擴(kuò)充性 [10]。在該環(huán)境中，無(wú)需大量書(shū)寫(xiě)程序，而只需要通過(guò)簡(jiǎn)單直觀的鼠標(biāo)操作，就可構(gòu)造出復(fù)雜的系統(tǒng)。Simulink 具有適應(yīng)面廣、結(jié)構(gòu)和流程清晰及仿真精細(xì)、貼近實(shí)際、效率高、靈活等優(yōu)點(diǎn)，并基于以上優(yōu)點(diǎn) Simulink 已被廣泛應(yīng)用于控制理論和數(shù)字信號(hào)處理的復(fù)雜仿真和設(shè)計(jì)。而后再利用 Simulink 模塊實(shí)現(xiàn)了數(shù)字邏輯電路功能的仿真，最后將得到的仿真電路的波形與理論上的邏輯功能進(jìn)行對(duì)比，從而更好地學(xué)習(xí)并理解其基本原理。論文回顧了一些基本數(shù)字邏輯電路的原理，分析了這些電路的邏輯功能，學(xué)習(xí)了使用 MATLAB/Simulink 仿真數(shù)字邏輯電路的方法。XX：基于 Matlab 的數(shù)字邏輯電路仿真 2 緒論數(shù)字電路現(xiàn)在被廣泛應(yīng)用于電子信息工程的各個(gè)領(lǐng)域，數(shù)字化已成為當(dāng)今技術(shù)發(fā)展的一個(gè)趨勢(shì) [3]。Simulink 是 MATLAB 最重要的組件之一，它提供一個(gè)動(dòng)態(tài)系統(tǒng)建模、仿真和綜合分析的集成環(huán)境。還有基本的數(shù)字邏輯如與或非、各種觸發(fā)器等。 組合邏輯電路在結(jié)構(gòu)上由各種邏輯門(mén)構(gòu)成，它不包含記憶功能器件。Logical Operator（邏輯操作）模塊 Logical Operator（邏輯操作）模塊，位于 Simulink 節(jié)點(diǎn)下的 Math Operations 模塊庫(kù)中，用于實(shí)現(xiàn)邏輯表達(dá)式的運(yùn)算。在菜單欄中執(zhí)行“Edit”/“Create Subsystem”命令，或按下快捷鍵【Ctrl+G】 ，即可創(chuàng)建一個(gè) Simulink 子系統(tǒng)。表 23 Pulse Generator 模塊參數(shù)設(shè)置模塊名稱(chēng) Pulse type Amplitude Period Pulse width Phase delay Sample timeX0 Sample based 1 2 1 1 X1 Sample based 1 2 1 1 X2 Sample based 1 2 1 1 5X3 Sample based 1 2 1 1 10XX：基于 Matlab 的數(shù)字邏輯電路仿真 12 一個(gè) Constant 模塊，該模塊位于 Simulink 節(jié)點(diǎn)下的 Source 庫(kù)中，其作用是輸出連續(xù)信號(hào)。半加器的真值表如表 25所示。另外，在運(yùn)行該模型后，由于 Display 模塊的大小限制，也許只能在 Display 模塊中看到一位輸出數(shù)值，此時(shí)將 Display 模塊拉大到一定程度后即可看到所有輸出數(shù)據(jù)。右鍵單擊該模塊，在彈出的選擇對(duì)話框中選擇 Look under mask 項(xiàng)，即可打開(kāi)其內(nèi)部電路界面，SR FlipFlop（RS 觸發(fā)器）模塊的外觀及內(nèi)部電路如圖 31 所示。Simulink 中包含的時(shí)序邏輯電路仿真的基本觸發(fā)器模塊已經(jīng)介紹完畢。Clock 模塊是時(shí)鐘序列產(chǎn)生模塊，在此將其 Period 參數(shù)設(shè)置為 2。6）添加一個(gè) Scope 模塊，將其 Number of axes 參數(shù)設(shè)置為 6。)disp(39。 移位型計(jì)數(shù)器仿真移位型計(jì)數(shù)器由移位寄存器構(gòu)成。首先搭建扭環(huán)計(jì)數(shù)器子系統(tǒng)，其電路如圖 314 所示。這表明，所搭建的 Simulink 模型，完全實(shí)現(xiàn)了 8421BCD 碼十進(jìn)制異步計(jì)數(shù)器所需的時(shí)鐘觸發(fā)信號(hào)功能。在此將其 Icon shape 參數(shù)選擇 rectangular 項(xiàng)；List of signs 參數(shù)框中填入：++++。圖 310 8421BCD 碼十進(jìn)制同步加法計(jì)數(shù)器的子系統(tǒng)在圖 310 中，1 端分別為 4 個(gè) JK 觸發(fā)器的輸出端；C 端為進(jìn)位輸出端；IN 端為信號(hào)輸入端，Clock 為時(shí)鐘控制信號(hào)輸入端。3）拷貝一個(gè) Pulse Generator 模塊到新建模型文件中，產(chǎn)生輸入信號(hào)序列。此外，在輸入電路中還必須添加時(shí)鐘電路控制，以使寄存器發(fā)揮作用。表 32 JK 觸發(fā)器模塊的真值表J K0 0 0 0 10 0 1 0 10 1 0 1 00 1 1 1 01 0 0 1 01 0 1 0 11 1 0 1 01 1 1 0 1根據(jù)真值表，可得出 JK 觸發(fā)器邏輯表達(dá)式如下：雙擊 JK 觸發(fā)器模塊，打開(kāi)其參數(shù)設(shè)置對(duì)話框，它只有一 Initial condition（state of Q）參數(shù)用于調(diào)整 Q 的初始狀態(tài)，它也用于設(shè)定 JK 觸發(fā)器內(nèi)部 Memory 模塊的初始存儲(chǔ)值。在 Matlab 的 Simulink 中有專(zhuān)門(mén)的觸發(fā)器模塊，它們都位于 Simulink Extras 節(jié)點(diǎn)下的 Flip Flops 模塊庫(kù)中。在此需要顯示的數(shù)字有：和的四位數(shù)字的值，以及和的首位進(jìn)位的值，共需顯示 5 位數(shù)字，因此 Mux 模塊的 Number of inputs 參數(shù)值因設(shè)置為 5?？梢钥闯?，在輸出波形的不同時(shí)段，4 路數(shù)據(jù)選擇器將根據(jù) A0、A1 選擇信號(hào)的不同，分別選擇D0、DDD3 信號(hào)作為輸出波形。將打開(kāi)的 mydesign 模塊庫(kù)中的 3 線—8 線譯碼器復(fù)制兩個(gè)到新建的模型文件中。接下來(lái)，將介紹 4 線—16 線譯碼器的仿真方法，4 線—16 線