【正文】 ] 結(jié)論主要反映個人的研究工作，包括對整個研究工作進行歸納 和綜合而得出的總結(jié)；要寫所得結(jié)果與已有結(jié)果的比較；要聯(lián)系實際結(jié)果，指出它的學(xué)術(shù)意義或應(yīng)用價值和在實際中推廣應(yīng)用的可能性；要寫本課題研究中尚存在的問題，對進一步開展研究的見解與建議等。 else counter=0。139。如果 r_counter 大于 15，那么尋址時 C 需要在原來的基礎(chǔ)上加上 51216。 其次當(dāng)將 32 個 8 位數(shù)據(jù)寫入 GDRAM 后， Y 地址不變，需要人為將其設(shè)定為下一行， X 地址自動加 1。139。 else counter=0。 圖片部分的數(shù)據(jù)模塊 圖片部分的數(shù)據(jù)模塊采用 ROM 的形式對其進行存放和讀取。 end case。),8)。h39。 天津工業(yè)大學(xué)本科畢業(yè)論文 第四章 [XXXX...] when 39。 = result := 1661。相應(yīng)的 RAM 返回給顯示控制模塊所對應(yīng)的數(shù)據(jù)。 exinstruction_onamp。 state=DRAWFUNON。open_displayamp。 when SETDDRAM1= 設(shè)置 DDRAM 地址 state=WRITERAM。139。這里采用簡單的計數(shù)器對其進行分頻，計數(shù)器上限經(jīng)過計算設(shè)為 ，滿足實驗需要。 對此模塊的設(shè)計，主體結(jié)構(gòu)以狀態(tài)機來實現(xiàn) ，如圖 31 所示 圖 41 系統(tǒng)設(shè)計總體框圖 系統(tǒng)硬件資源選用 液晶模塊選用 本設(shè)計選用了 帶 ST7920 驅(qū)動的 LCD1286412 模 塊來進行設(shè)計和調(diào)試。 天津工業(yè)大學(xué)本科畢業(yè)論文 第二章 [XXXX...] 圖 21 系統(tǒng)設(shè)計總體框圖 系統(tǒng)開發(fā)資源選用 液晶模塊選用 FYD128640402B 是一種具有 4 位 /8 位并行、 2 線或 3 線串行多種接口方式，內(nèi)部含有國標(biāo)一級、二級簡體中文字庫的點陣圖形液晶 顯示模塊；其顯示分辨率為 12864,內(nèi)置 8192 個 16*16 點漢字，和 128 個 16*8 點 ASCII 字符集。這些應(yīng)用需要較大的顯示屏 (約 英寸 )，因此它們的需求增長可能對產(chǎn)能分配和供需平衡造成較大的影響。 導(dǎo)航設(shè)備 PND 的主要功能是顯示 GPS 信息，因此能否顯示詳細(xì)并準(zhǔn)確地圖影像非常關(guān)鍵。另外，由于模塊的易用性，也將使得更多的采用 FPGA 的產(chǎn)品之上出現(xiàn) LCD，增加人機之間的交互性，為行業(yè)和我們的生活帶來新的變化。 液晶顯示器件有以下一些特點 ① 低壓微功耗， ② 平板型結(jié)構(gòu)， ③ 被動顯示型（無眩光，不刺激人眼，不會引起眼睛疲勞）， ④ 顯示信息量大（因為像素可以做得很小）， ⑤ 易于彩色化（在色譜上可以非常準(zhǔn)確的復(fù)現(xiàn)）， ⑥ 無電磁輻射（對人體安全，利于信息保密）， ⑦ 長壽命（這種器件幾乎沒有什么劣化問題，因此壽命極長，但是液晶背光壽命有限，不過背光部分可以更換）。 10 合計 100 意見及建議 基于 FPGA 的 LCD 顯示控制系統(tǒng)的設(shè)計 評閱人簽名： 年 月 日 南開大學(xué) 畢業(yè)設(shè)計（論文）成績考核表 學(xué)生姓名 學(xué)院名稱 專業(yè)班級 題目 1．畢業(yè)設(shè)計（論 文）指導(dǎo)教師評語及成績： 指導(dǎo)教師簽字： 年 月 日 2．畢業(yè)設(shè)計（論文）答辯委員會評語及成績： 答辯主席（或組長）簽字： 年 月 日 3．畢業(yè)設(shè)計（論文）總成績： 成績： 成績： 基于 FPGA 的 LCD 顯示控制系統(tǒng)的設(shè)計 給定成績 給定成績 總成績 (a +b +c ) 摘 要 本課題主要任務(wù)是設(shè)計基于 FPGA 的 LCD 控 制器，兼顧好程序的易用性，以方便之后模塊的移植和應(yīng)用。 10 題目與生產(chǎn)、科研等實際問題結(jié)合緊密。 關(guān)鍵詞： ST7920； 1286412 ； VHDL； FPGA ； LCD 基于 FPGA 的 LCD 顯示控制系統(tǒng)的設(shè)計 ABSTRACT In this project, the main object is to design a LCD controller based on FPGA, and at the same time emphasize on the convenience for the later application and migration. In this project, This topic is designed with a beltdriven 1286412 ST7920 LCD module, and use the Xilinx39。因此需要編寫大量的代碼來控制 LCD。 隨著市場競爭的加劇，液晶顯示器廠商的成本壓力越來越大，必須采用更簡單的線路設(shè)計實現(xiàn)液晶顯示器的功能，以期降低成本，才能在市場競爭中立于不敗之地。 iSuppli 公司預(yù)測， 2020 年底 MP3/PMP 單位出貨量將達(dá)到 億，而 2020年預(yù)計為 億。 課題研究預(yù)期技術(shù)目標(biāo)： 中文 及英文 字符在 LCD 上的正常顯 示； 圖像數(shù)據(jù) 在 LCD 上的正常顯示； 輸入變動的數(shù)據(jù)能在 LCD 上的同步刷新顯示； 天津工業(yè)大學(xué)本科畢業(yè)論文 第二章 [XXXX...] 第二章 系統(tǒng)總體設(shè)計 [正文 宋體小四號 ] 系統(tǒng)設(shè)計要求 根據(jù)本系統(tǒng)設(shè)計要求，使用 VHDL 語言，利用 Altera 提供的 FPGA/CPLD開發(fā)集成環(huán)境 QuartusⅡ 調(diào)試開發(fā)。方便用戶開發(fā)自己的產(chǎn)品，最大限度的為用戶節(jié)約學(xué)習(xí)成本和加快學(xué)習(xí)的速度。 其中，字符顯示模塊的初始化流 程圖如圖 41 所示 ： 圖 41字符初始化流程圖 其中直至寫數(shù)據(jù)這一步驟之前都為起始的初始化動作。 out_clk= sig2。 鐘時間 state=RETURNCURSOR。 when state = WRITERAM or state = READRAM else 39。在基本指令集設(shè)置的時候需要將SETFUNCTION，功 能設(shè)計，中的 RE 設(shè)為 1. 而在擴充指令集的功能設(shè)定中也要將 RE 設(shè)為 1，同時在顯示模塊寫入圖片數(shù)據(jù)時，需要將圖片顯示關(guān)閉，然后轉(zhuǎn)入基本指令集進行數(shù)據(jù)的寫入，直至寫入數(shù)據(jù)完畢再使用擴充指令集，打開圖片天津工業(yè)大學(xué)本科畢業(yè)論文 第四章 [XXXX...] 顯示。 amp。 00 when state = DRAWFUNR else 00110amp。.39。 = result := 1664。 以顯示 “This is a simple test for LCD Display.”為例核心程序如下： if(clk239。 39。),8)。 = result := 16E2。 如果需要顯示多組數(shù)據(jù)在屏幕的不同位置，則需要提前計算好每組字符的 字?jǐn)?shù)，然后設(shè)定當(dāng)字符數(shù)達(dá)到要求后，跳轉(zhuǎn)至設(shè)定 DDRAM 值的，也就是屏幕上所對應(yīng)位置的狀態(tài)，然后如此反復(fù)就可以講所需內(nèi)容完整地顯示出來。主要工作室把外部數(shù)據(jù)數(shù)據(jù)分解為每一位上的十進制數(shù)據(jù)。 以上是個位數(shù)字的顯示 state=SETDDRAM2。 天津工業(yè)大學(xué)本科畢業(yè)論文 第四章 [XXXX...] 具體操作方式如下 A）換行的算法： 設(shè)定一個計數(shù)器 counter，使其每次進行寫 RAM 操作時加 1。 elsif counter11024 then state=CLEARRAM。 Y 地址加 1 flag_r=39。 r_counter=r_counter+”10”。 根 據(jù)《中國高校自然科學(xué)學(xué)報編排規(guī)范》的要求書寫參考文獻，并按順序編碼制，即按中文引用的順序?qū)⒖嘉墨I附于文末。139。 J1 用作尋址時的累加器 counter=counter+1。 Y 地址加 1 flag_r=39。但是這種方法有可能使之后的開發(fā)過于依賴上位機，因此這里采用第二種方法。 stream?；谶@種原因，這里只用一個簡單的 0 到 15 的計數(shù)器來做說明。隨著COUNTER 的不斷加 1 操作，寫入數(shù)據(jù)模塊的 RAM 中的內(nèi)容被一個個輸出到DDRAM 所對應(yīng)的屏幕的相應(yīng)位置，而屏幕中的位置也在不斷移動。 when 39。 when 110100 =data=conv_std_logic_vector (char_to_integer (39。),8)。 當(dāng)程序運行時，每當(dāng)一個時鐘信號來臨，顯示控制模塊的輸出地址自動加 1，并且把地址傳輸?shù)捷斎胱址K，模塊通過輸入地址的加 1，從第一個字符數(shù)據(jù)開始輸出對應(yīng)數(shù)據(jù)，直到控制模塊所設(shè)定的輸出字符數(shù)為止。 when 39。 = result := 1620。00 when state = SETFUNCTION2 else 00110amp。 39。 exinstruction_offamp。 rs=39。 end if。 begin sig1= not sig2。 初始化模塊設(shè)計 LCD模塊初始 化設(shè)計 對 1286412 模塊的初始化采用狀態(tài)機的方式，通過資料中給出的 1286412模塊的說明，選擇所需要的初始化命令，結(jié)合特定的時鐘頻率，對 LCD 進行初始化。核心板簡單實用、擴展性好，尤其適合前期用戶開發(fā)驗證用。 課題研究預(yù)期理論目標(biāo)： 掌握 FPGA 對 LCD 的控制方法，為課題研究做好理論準(zhǔn)備； 通過 FPGA 對 LCD 的控制，使得任何開發(fā)者都可以較為容易地通過此顯示控制模塊，在液晶上顯示所需的內(nèi)容。 媒體播放器 但 PND 不是推動中小尺寸顯示屏市場繁榮的唯一消費電子產(chǎn)品。其組件集成數(shù)量持續(xù)增多，并漸漸添加 Video 的功能。而采用 FPGA 來控制 LCD 則不存在這個問題。同時可以大大縮短 FPGA 的開發(fā)時間。 課題在工業(yè)檢測方面有實際意義?？刂破鞑糠植捎?VHDL 語言編寫，主體程序采用了狀態(tài)機作為主要控制方式。采用單片機控制 LCD 的顯示在設(shè)計上相對比較簡單。而最新趨勢 Smart Panel，在制程上則有簡化流程、減少材料成本等優(yōu)點。 這方面出現(xiàn)的需求促使 iSuppli 公司把 2020 年 PND 顯示屏市場的出貨量預(yù)測提高到了 6,050 萬部。該課題設(shè)計到 FPGA 得應(yīng)用， LCD 驅(qū)動的研究，字符以及圖像顯示模式的研究等知識。可以顯示 84 行 1616 點陣的漢字，也可完成圖形顯示。 其中， 1286412 漢字圖形點陣液晶顯示模塊，可顯示漢字及圖形，內(nèi)置 8192個中文漢字（ 16X16 點陣）， 128 個字符（ 8X16 點陣）幾 64X256 點陣顯示RAM(GDRAM)。 最終的時鐘控制模塊如 圖 43 所示 ： 圖 43 時鐘模塊 其中 CLOCK_LOGIC模塊的設(shè)計通過幾個觸發(fā)器來實現(xiàn)，部分程序如下： ponent DFF port( d : in std_logic。 end if。 字符顯示的數(shù)據(jù)選擇 ? 清除顯示（對應(yīng)狀態(tài)機狀態(tài)為 CLEAR）對應(yīng)的數(shù)據(jù)接口的數(shù)據(jù)（ DB7~DB0）為 00000001， RS,RW為 0； ? 地址歸位（對應(yīng)狀態(tài)機狀態(tài)為 RETURNCURSOR）對應(yīng) (DB7~DB0)的數(shù)據(jù)為00000010， RS,RW為 0； ? 點設(shè)定（對應(yīng)狀態(tài)機狀態(tài)為 SETMODE）選擇整體畫面不移位， DDRAM地址 +1，因此對應(yīng) DB7~DB0數(shù)據(jù)為 00000110， RS,RW為 0； ? 顯示狀態(tài)開（對應(yīng)狀態(tài)機狀態(tài)為 SWITHMODE），光標(biāo)顯示關(guān)，字符不反白，因此對應(yīng) DB7~DB0數(shù)據(jù)為 00001100， RS,RW為 0； 天津工業(yè)大學(xué)本科畢業(yè)論文 第四章 [XXXX...] ? 游標(biāo)和顯示控制（對應(yīng)狀態(tài)機狀態(tài)為 SHIFT）選擇 AC=AC+1，因此對應(yīng)DB7~DB0數(shù)據(jù)為 00010100， RS,RW為 0； ? 功能設(shè)定（對應(yīng)狀態(tài)機狀態(tài)為 SETFUNCTION）選擇 8為數(shù)據(jù)線接口，以及基本指令集動作，因此對應(yīng) DB7~DB0數(shù)據(jù)為 00110000， RS,RW為 0； ? DDRAM（對應(yīng)狀態(tài)機狀態(tài)為 SETDDRAM）地址的設(shè)定則根據(jù)需要設(shè)定，對應(yīng) DB7~DB0數(shù)據(jù)為 10000000~10011111之間， RS為 1， RW為 0； 另外，根據(jù)模塊引腳說明， FPGA 還需要同時控制其他幾