【正文】 感謝大學(xué)四年來所有的老師，為我們打下 電子 專業(yè)知識(shí)的基礎(chǔ)；同時(shí)還要感謝所有的同學(xué)們，正是因?yàn)橛辛四銈兊闹С趾凸膭?lì)。 門禁系統(tǒng) 控制電路 。 END IF。 QA=39。EVENT AND FLAG_N=39。 BEGIN PROCESS(CLK) BEGIN IF CLK39。 門禁系統(tǒng) 控制電路 的 VHDL 源程序 LIBRARY IEEE。 THEN CASE IS WHEN11011=F=0100。 THEN CASE IS WHEN11101=N=0000。 CLK=Q(0)。 BEGIN 22 DATA_N=N。 FLAG_N:OUT STD_LOGIC。 0=Q0。 SIGNAL Q0,Q1:STD_LOGIC。 THEN Q=D。 END ENTITY DCFQ。 439。b0110000。 output a,b,c,d,e,f,g。 (2) 假如需要更改輸入的數(shù)字，可以按 倒退按鍵來清除前一個(gè)輸入的數(shù)字，或者按清除鍵清除所有輸入的數(shù)字，再重新輸入四位數(shù)。這代表被取樣的 D_IN信號(hào)能被連續(xù)取樣到兩次 1，此時(shí)認(rèn)定它已經(jīng)穩(wěn)定地按下按鈕 D0 為 0，且 D1 也為 0時(shí)，結(jié)果 S=0， R=1， D_OUT 才會(huì)輸出 0。若輸入時(shí)鐘為 CLK， N 位計(jì)數(shù)器的輸出為 Q[N1..0],則 Q（ 0）為 CLK 的 2 分頻脈沖信號(hào)。 根據(jù)以上選定的輸入設(shè)備和顯示器件，并考慮到現(xiàn)實(shí)各項(xiàng)數(shù)字 門禁系統(tǒng) 功能的具體要求，整個(gè) 門禁系統(tǒng) 系統(tǒng)的總體 框圖 如圖 31所示。 (6) 后仿真（時(shí)序仿真）需要利用在布局布線中獲得的精確參數(shù)再次驗(yàn)證電路的時(shí)序。 （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 （ 5） 模塊化工具 設(shè)計(jì)人員可以從各種設(shè)計(jì)輸入、處理和較驗(yàn)選項(xiàng)中進(jìn)行選擇從而使設(shè)計(jì)環(huán)境用戶化。 按與微機(jī)通汛方式分類 (1) 單機(jī)控制型 :這類產(chǎn)品是最常見的，適用與小系統(tǒng)或安裝位置集中的單位。 按進(jìn)出識(shí)別方式分類 (1) 密碼識(shí)別 :通過檢驗(yàn)輸入密碼是否正確來識(shí)別進(jìn)出權(quán)限。電子密碼鎖 門禁系統(tǒng) 與普通機(jī)械鎖 門禁 相比，具有許多獨(dú)特的優(yōu)點(diǎn)：保密性好，防盜性強(qiáng)，可以不用鑰匙，記住密碼即可開鎖等。本論文從門禁系統(tǒng)系統(tǒng)整體功能，硬件電路設(shè)計(jì)、軟件設(shè)計(jì)等方面闡述 密碼門禁系統(tǒng) 設(shè)計(jì)過程。但這些產(chǎn)品的特點(diǎn)是針對特定指紋或有效卡，只能適用于保密要求高且僅供個(gè)別人使用的箱、柜、房間等，而且卡片式 IC 卡還有易丟失等特點(diǎn)，加上其成本一般比較高，一定程度上限制了這類產(chǎn)品的普及和推廣 ， 能談的上實(shí)用一些或者大眾化一些的還是按鍵式門禁系統(tǒng)。在數(shù)字技術(shù)網(wǎng)絡(luò)技術(shù)飛速 發(fā)展的今天，門禁技術(shù)得到了迅猛的發(fā)展。 按設(shè)計(jì)原理分類 (1) 控制器自帶讀卡器 (識(shí)別儀 ),這種設(shè)計(jì)的缺陷是控制器須安裝 在門外，因此部分控制線必須露在門外，內(nèi)行人無須卡片或密碼可以輕松開門。 （ 2） 與結(jié)構(gòu)無關(guān) Max+plusⅡ 系統(tǒng)的核心 Complier 支持 Altera 公司的 FLEX10K、 FLEX8000、FLEX6000、 MAX9000、 MAX7000、 MAX5000 和 Classic 可編程邏輯器件，提供了世界上唯一真正與結(jié)構(gòu)無關(guān)的可編程邏輯設(shè)計(jì)環(huán)境。 （ 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復(fù)雜的單元，并與指定的庫映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之 路。本設(shè)計(jì)中采用一個(gè) 3*4的通用數(shù)字機(jī)械鍵盤作為設(shè)計(jì)的輸入設(shè)備。 KX2 KY0(11) 0111 KY1(10) 1011 KY2(01) 1101 KY3(00) 1110 1110 鍵盤掃描信號(hào) KX1 KX0 經(jīng)提升電 阻至 VCC 1 2 3 4 7 5 6 8 9 0 * 11 門禁系統(tǒng) 輸入電路各主要功能模塊的設(shè)計(jì) (1) 時(shí)序產(chǎn)生電路 本時(shí)序產(chǎn)生電路中使用了三種不同頻率的工作脈沖波形：系統(tǒng)時(shí)鐘脈沖（它是系統(tǒng)內(nèi)部所有時(shí) 鐘脈沖的源頭，且其頻率最高）、彈跳消除取樣信號(hào)、鍵盤掃描信號(hào)。 ② 對于不穩(wěn)定的噪聲，在 4ms 以下則至多抽樣一次。 根據(jù)以上設(shè)計(jì)思路， 門禁系統(tǒng) 輸入電路的 KEYBOARD 的框圖 45如下 ，其中調(diào)用的程序（元件 ） 為鍵盤輸入去抖電路的 VHDL 源程序。輸出信號(hào)： a,b,c,d,e,f,g 七個(gè)一位二進(jìn)制輸出 。將新密碼回存于存儲(chǔ)組件中 439。 USE 。 ELSIF CLK39。 Q:OUT STD_LOGIC)。 DD0=D0。 CLK_SCAN:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 SIGNAL N,F:STD_LOGIC_VECTOR(3 DOWNTO 0)。 C_KEYBOARD=Q(6 DOWNTO 5)。 IF CLK39。 IF CLK39。從仿真圖上可以看出，CLK_CTR（即 Q（ 0））為 CLK_1K 的 2分頻，為 256HZ； CLK_DEBOUNCE（即 Q（ 1））為CLK_1K 的 22分頻，為 128HZ； CLK_SCAN（即（ Q（ 5 DOWNTO 4））為 CLK_1K 的 25分頻，為 16HZ。 SIGNAL NC:STD_LOGIC_VECTOR(2 DOWNTO 0)。 THEN ACC=0000000000000000。) THEN IFNV=4 THEN IF DATA_F(2)=39。 QB=39。若輸入時(shí)鐘為 CLK， N位計(jì)數(shù)器的輸出為 Q[N1， 0]，則 Q（ 0）為 CLK的 2分頻脈沖信號(hào)， Q（ 1） 為CLK的 4分頻脈沖信號(hào)， Q（ 2）為 CLK的 8分頻脈沖信號(hào)， ?? Q(N1)為 CLK的 2N分頻脈沖信號(hào)； Q（ 5 DOWNTO 4）取得的是一個(gè)脈沖波形序列，其值是依 次 000110110001周期性變化的，其變化頻率為 CLK的 25分頻，也就是 32分頻。他平日里工作 繁多，但在我做畢業(yè)設(shè)計(jì)的每個(gè)階段，從外出實(shí)習(xí)到查閱資料，設(shè)計(jì)草案的確定和修改，詳細(xì)設(shè)計(jì)，裝配草圖等整個(gè)過程中都給予了我悉心的指導(dǎo)。四年了，仿佛就在昨天。 在 門禁系統(tǒng) 輸入電路等模塊的程序的設(shè)計(jì)和仿真中，為了便于觀察一些中間結(jié)果，在程序中增加了一些觀測輸出點(diǎn)。 END BLOCK LOCK_PROCESS。039。DATA_N。 THEN R1=R0。 26 USE 。 END CASE。 WHEN00110=N=0011。 SEL= 1110WHEN C_KEYBOARD=0 ELSE 1101WHEN C_KEYBOARD=1 ELSE 1011WHEN C_KEYBOARD=2 ELSE 0111WHEN C_KEYBOARD=3 ELSE 1111。 FLAG_F=FF。 CLK_DEBOUNCE:OUT STD_LOGIC )。 END ARCHITECTURE ART。139。 END ARCHITECTURE ART。 AND PRN=39。 439。b1101101。 always (in) begin case(in[3:0]) 439。即做歸零動(dòng)作。 總之，必須取樣到兩次 1才會(huì)輸出 1，兩次 0才會(huì)輸出 0。 (2) 鍵盤掃描電路 掃描電路的作用是用來提供鍵盤掃描信號(hào)（表 中的 KY3KY0）的，掃描信號(hào)變化的順序依次為 11101101101101111110?? 依序的周而復(fù)始。 (3) 七段數(shù)碼管顯示電路主要將待顯示數(shù)據(jù)的 BCD碼 轉(zhuǎn)換成數(shù)碼器的七段顯示驅(qū)動(dòng)編碼。布線和后仿真完成之后，就可以開始 ASCI 或 PLD 芯片的投產(chǎn) 。 在這里我們可以先看一看用 FPGA／ CPLD 開發(fā)工具進(jìn)行電路設(shè)計(jì)的一般流程，通常可將 FPGA/CPLD 設(shè)計(jì)流程歸納為以下 7個(gè)步驟，這與 ASIC 設(shè)計(jì)有相似之處。 FPGA 簡介 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。缺點(diǎn)是由于受總線負(fù)載能力的約束，系統(tǒng)規(guī)模一 般比較??；無法實(shí)現(xiàn)真正意義上的實(shí)時(shí)監(jiān)控；受總線傳輸距離影響 (理論上可達(dá) 1200 米，實(shí)際施工中能達(dá)到 400 一 600 米就已算比較遠(yuǎn)了 )，不適用于點(diǎn)數(shù)分散的場合。 ② 亂序鍵盤型 (鍵盤上的數(shù)字不固定，不定期自動(dòng)變化 )：優(yōu)點(diǎn)是操 作方便，無須攜帶卡片，安全系數(shù)稍高。 本課題設(shè)計(jì)一個(gè)具有較高安全性能和較低成本的通用門禁系統(tǒng)，能夠?qū)崿F(xiàn)如下功能： (1) 數(shù)碼輸入：每按下一個(gè)數(shù)字鍵，就輸入一個(gè)數(shù)值，并在顯示器上的最右方現(xiàn)實(shí)出該數(shù)值，同時(shí)將先前輸入的數(shù)據(jù)依序左移一個(gè)數(shù)字位置。用戶憑用戶卡在 門 上隨時(shí)更改開 門 密碼，更新或配制鑰匙里 的 開 門 密碼。研究這種 門禁系統(tǒng) 的初衷，是提高 門 的安全性，因?yàn)殡娮渔i的密鑰量 (密碼量 )極大，可以和機(jī)械鎖配合，避免因鑰匙被仿制而出現(xiàn)的問題。 近幾年，隨著智能卡技術(shù)、生物識(shí)別技術(shù)的發(fā)展，門禁系統(tǒng)得到了飛躍式的發(fā)展，進(jìn)入了成熟期，它們在安全性、方便性、易管理性等方面都各有特長，門禁系統(tǒng)的應(yīng)用領(lǐng)域也越來越廣。 (3) 生物識(shí)別 :通過檢驗(yàn)人員生物特征等方式來識(shí)別進(jìn)出，有指紋型、虹膜型、面部識(shí)別型。 Max+plusⅡ 界面友好，使用便捷，被譽(yù)為業(yè)界最易用易學(xué)的 EDA 軟件。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 (3) 設(shè)計(jì)編譯。 7 3 門禁 系統(tǒng) 總體 方案 系統(tǒng) 概述 作為通用 門禁系統(tǒng) ，主要有各個(gè)部分組成：數(shù)字密碼輸入電路、 門禁系統(tǒng) 控制電路和 門禁系統(tǒng) 顯示電路。例如現(xiàn)在的掃描信號(hào)為 1011，代表目前正在掃描 9 這一排的按鍵，如果這排當(dāng)中沒有按鍵被按下的話，則由 KX2KX0 讀出的值為 111；反之當(dāng) 7這個(gè)按鍵被按下的話，則由 KX2KX0 讀出的值為 011。 圖 43 Debouncing 的框圖 彈跳消除電路的實(shí)現(xiàn)原理如圖 44 所示，先將鍵盤的輸入信號(hào) D_IN 作為電路的輸入信號(hào)， CLK 是電路的時(shí)鐘脈沖信號(hào)，也就是取樣信號(hào) ， D_IN 經(jīng)過兩級(jí) D 觸發(fā)器延時(shí)后再使用 RS觸發(fā)器處理。按鍵存儲(chǔ)電路可以使用移位寄存器構(gòu)成。 圖 46 CTRL的框圖 16 門禁 系統(tǒng) 顯示電路的設(shè)計(jì) 門禁系統(tǒng) 顯示電路的設(shè)計(jì)比較簡單，這里直接采用四個(gè) 47譯碼器來實(shí)現(xiàn)。都正確后解除電鎖 上鎖工作模式 439。b0000000。039。 D_OUT,D_OUT1:OUT STD_LOGIC)。 THEN DO=NOT Q1。 USE 。 SIGNAL C_KEYBOARD:STD_LOGIC_VECTOR(1 DOWNTO 0)。THEN Q=Q+1。 KEY_DECODER:BLOCK SIGNAL Z:STD_LOGIC_VECTOR(4 DOWNTO 0)。 WHEN OTHERS =N=1111。 門禁系統(tǒng) 輸入電路的 仿真 圖 52 為 門 禁 系 統(tǒng) 輸 入 電 路 的 仿 真 結(jié) 果 圖 ， 其 中 的 輸 出 信 號(hào)CLK_SCAN,C_DEBOUNCE 是為了便于仿真時(shí)觀察中間結(jié)果而增加的觀測點(diǎn)的輸出，調(diào)試好后程序中的相應(yīng)語句應(yīng)注釋掉。 DATA_BCD:OUT STD_LOGIC_VECTOR(15 DOWNTO 0)。 BEGIN RST =RR2。 LOCK_PROCESS:BLOCK IS BEGIN PROCESS(CLK,DATA_F) IS BEGIN IF(CLK39。 END IF。