【正文】 系統(tǒng)將每次開鎖操作和此時電磁執(zhí)行器的驅(qū)動電流值作為狀態(tài)信息發(fā)送給智能監(jiān)控器，同時將接收的來自傳感器接口的報警信號也發(fā)送給智能監(jiān)控器，把它作為智能化分析的依據(jù)。不同的聲音，不同的磁場域，不同的聲波，不同的光速光波，不同的圖像（例如指紋，口紋等等）來控制并打開鎖。它類似于含儲能元件的電感或電容的電路，如觸發(fā)器、鎖存器、計數(shù)器、移位寄存器、儲存器等電路都是時序電路的典型器件。 致謝 行文至此，我的畢業(yè)設(shè)計就要結(jié)束了，我的大學(xué)生涯也快畫上句號了。 end if。139。 16 位二進制密碼輸入 。 當 b 為高電平時， a 為 a+1。 當 a 為 1 時，將 c 的值賦給 p2。 end if。 elsif q=0000000100 then c=2。 基于 VHDL 的密碼鎖設(shè)計 10 q: IN STD_LOGIC_VECTOR(9 DOWNTO 0)。輸入密碼過程中，如果輸入錯誤，可以按退出鍵，退出。 第一， VHDL 語言以行為描述見長，能夠抽象的描述實體的功能，這種過程，叫做行為描述。第五，報警功能，當出現(xiàn)密碼輸入錯誤，火災(zāi)等情況時，密碼鎖會自動報警。 8 密碼鎖的 主控制模塊框圖 6 密碼鎖設(shè)計的功能 0 南 京 師 范 大 學(xué) 畢 業(yè) 設(shè) 計（論 文） （ 2020 屆） 題 目： 基于 VHDL 的密碼鎖設(shè)計 學(xué) 院： 專 業(yè)： 姓 名： 學(xué) 號： 指導(dǎo)教師： 南京師范大學(xué)教務(wù)處 制 基于 VHDL 的密碼鎖設(shè)計 1 摘要 隨著經(jīng)濟 技術(shù)的發(fā)展，電子產(chǎn)品越來越向智能化和集成化的方向發(fā)展。 總之，密碼鎖已經(jīng)成為現(xiàn)代生活中不可或缺的一部分。 第二， VHDL 語言是一種結(jié)構(gòu)化的語言，所以能從具體的角度描述電子器件的結(jié)構(gòu)功能，這種描述方法叫做結(jié)構(gòu)描述。 （ 3）本文可以在打開密碼鎖之后，按修改鍵，根 據(jù)需要修改密碼。 q 為鍵盤輸入 。 當 q 為 2 時， c 為 2。 基于 VHDL 的密碼鎖設(shè)計 11 end process t0。 when 10 = p3=c。 end if。 BEGIN process (enter,esc,vc) begin if (vc=39。 ) then keyin=key。 end process。在此次畢業(yè)設(shè)計的撰寫能夠順利結(jié)束，要特別感謝那些幫助過我 的人，要謝謝我的導(dǎo)師，本學(xué)位論文是在我的導(dǎo)師的細心指導(dǎo)下完成的，從選題到論文的最終定稿，都離不開導(dǎo)師的指導(dǎo)；也要謝謝我的同學(xué)，在我遇到難題時給我?guī)椭? 電子密碼鎖介紹 本設(shè)計是采用語音識別技術(shù)和按鍵輸入控制，來實現(xiàn)電子密碼鎖語音技術(shù)系統(tǒng)認證。在這篇文章中，運用語音識別技術(shù)和鍵盤輸入相結(jié)合來達到電子密碼鎖的認證。在發(fā)送端，電子鎖具通過脈沖變壓器 T 將調(diào)制好的數(shù)據(jù)信號升壓后發(fā)送出 i 在接收端，脈沖變壓器 T 將接收到的數(shù)據(jù)信號降壓后送解調(diào)器，以減少載波信 號在傳輸過程中的損耗。系統(tǒng)接收鍵入的代碼，并與儲存在FLASH 中的密碼進行比較，如果正確，則驅(qū)動電磁執(zhí)行打來密碼鎖；如果不正確，則允許操作員從新輸入密碼，最多可以輸入三次，如果三次都不正確，則系統(tǒng)通過通信線路向智能系統(tǒng)報警。他們實在傳統(tǒng)密碼鎖的基礎(chǔ)上，運用一個或者更多的密碼。時序電路 的特點是：輸出不僅取決于當時的輸入值，而且還與電路過去的狀態(tài)有關(guān)。通過與自設(shè)定的密碼相比較，看正確與否。 end if。 and l=39。 ARCHITECTURE behave OF xia IS SIGNAL keyin:STD_LOGIC_VECTOR(15 DOWNTO 0)。 then a=a+1。 when 01 = p2=c。 當 q 為 9 時， c 為 9。 當 q 為 1 時， c 為 1。 esc 為退出控制鍵 。 （ 2） 當輸入密碼與內(nèi)設(shè)密碼一置時， 密碼鎖打開 。學(xué)習(xí) VHDL 最好是要掌握好 C 語言，除此之外，還要學(xué)習(xí) VHDL 的一些結(jié)構(gòu)特點。 第四，電子密碼鎖操作簡單，容易學(xué)會。 15 參考文獻 隨著人們生活質(zhì)量的提高，如何實現(xiàn)家庭防盜的重要性越來越突出。 4 鎖的歷史 密碼鎖研究的意義和目的 數(shù)字密碼鎖在 20 世紀 30 年代已經(jīng)進入了人們的視野，但是當時的密碼鎖不僅體積巨大，而且沒有普及使用。 第三， VHDL 語言可以對電子實體進行軟件仿真 。 密碼鎖的設(shè)計總體 思路 密碼鎖的系統(tǒng)結(jié)構(gòu) 根據(jù) 的設(shè)計要求，設(shè)計了如圖 21 的圖形模塊。 p1,p2,p3,p4: out integer range 0 to 9)。 elsif q=0000001000 then c=3。 t1: process (b,c,esc) begin if esc=39。 當 a 為 2 時，將 c 的值賦給 p3。 end process t2。139。 當 m 為 1 時，修改密碼 。 end behave。 基于 VHDL 的密碼鎖設(shè)計 16 參考文獻 [1]劉昌華 . 數(shù)字邏輯 EDA 設(shè)計與實踐： MAX+plus Ⅱ與 Quartus Ⅱ雙劍合壁 ，國防工業(yè)出版社， 2020:115 [2]侯伯 亨 、 顧新 、 劉凱 .VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計 .第 3 版 ，西安電子科技大學(xué)出版社， 2020:2225 [3] 楊剛 、 龍海燕 .現(xiàn)代電子技術(shù) :VHDL 與數(shù)字系統(tǒng)設(shè)計，電子工業(yè)出版社， 2020:1213 [4] 劉欲曉 、 方強 、 黃婉寧 .EDA 技術(shù)與 VHDL 電路開發(fā)應(yīng)用實踐 電子工業(yè)出版社，2020:112114 [5] 鄭燕 、 郝建國 、 黨建華 .基于 VHDL 語言與 Quartus Ⅱ軟件的可編程邏輯器件應(yīng)用與開發(fā) ， 2020:98100 [6] (美 ) Kevin VHDL 設(shè)計技術(shù)，東南大學(xué)出版社，1998:100115 [7]王振紅 .VHDL 數(shù)字電路設(shè)計與應(yīng)用實踐教程，機械工業(yè)出版社， 2020:2326 [8]張亦華 、 延明 .數(shù)字電路 EDA 入門 :VHDL 程序?qū)嵗?，北京郵電大學(xué)出版社，2020:5760 [9]劉明業(yè) .集成電路 /計算機硬件描述語 言 VHDL高等教程 ，清華大學(xué)出版社， 2020:7698 [10]姜波 、 郭宏 .EDA 技術(shù)及應(yīng)用，哈爾濱工業(yè)大學(xué)出版社， 2020:3235 [11] James R. Armstrong、 F. Gail Gray. VHDL design representation and synthesis , China Machine Press,2020:0120 [12] Douglas L. :programming by example ， McGrawHill， 112 [13] 王道憲 、 賀名臣 、 劉偉 .VHDL 電路設(shè)計技術(shù) ， 國防工業(yè)出版社 2020： 2334 [14] 張?zhí)?、 寧改娣 、 劉和平 .DSP 技術(shù)與應(yīng)用 ， 機械工業(yè)出版社 ,2020： 112 基于 VHDL 的密碼鎖設(shè)計 17 附錄 1 英文參考資料 To introduce digital circuit definition digital circuit: With the pletion of the digital signal for digital arithmetic and logic operations of puting circuits known as digital circuits, or digital systems. Because of its logic operations and processing logic, therefore, also known as digital logic circuits. Classification of digital logic circuits (according to the functions of points): the bination of logic Referred to as the bination of circuit, which isthe most basic logic gate bination. Characterized by: the output value and only then enter the value, that is, the only output from the input value at the time the decision. No memory circuit, with the input output status