【正文】 ★ 放置覆銅區(qū)。 用protel99制作印制電路板的流程★ 利用原理圖設(shè)計(jì)工具繪制原理圖，并且生成對應(yīng)的網(wǎng)絡(luò)表。 RST:IN STD_LOGIC。139。BEGIN IF PRECLK39。 SPKS:OUT STD_LOGIC)。 CODE=0111。 CODE=0011。 CODE=0110。 CODE=0010。 USE 。進(jìn)門感應(yīng)器有中斷時(shí),門開（KG=10）延時(shí)8秒（YANSHI=39。 END IF。EVENT AND CLK=39。 打包結(jié)果圖G、創(chuàng)建仿真文件并實(shí)現(xiàn)模塊的仿真（方法按：filenew—vector waveform file—添加輸入和輸出節(jié)點(diǎn)，保存再點(diǎn)擊），本次仿真是基于數(shù)?？萍脊镜腗AGIC3200開發(fā)套件，： 仿真圖（示例）H、頂層文件的設(shè)計(jì)，新建好項(xiàng)目后，再新建原理圖，調(diào)入底層設(shè)計(jì)文件，并連接好線，并保存。 IF HW_XINGAO=011 THEN S_XINGAO=011。源程序文件如下：主控制程序LIBRARY IEEE。改進(jìn)了軟件的LogicLock模塊設(shè)計(jì)功能，增添 了FastFit編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。 特殊管腳VCCPD：用于選擇驅(qū)動電壓。VCCIO：端口電壓。 配置管腳MSEL[1..0]：用于選擇配置模式。： 紅外感應(yīng)門的實(shí)現(xiàn) FPGA部分 FPGA的工作原理1985年，美國Xilinx公司推出了現(xiàn)場可編程門陣列（FPGA，F(xiàn)ield Programmable Gate Array）它是當(dāng)今專用集成電路（ASIC）中集成度最高的一種[1]。： 硬件連接圖 實(shí)現(xiàn)過程： 過程示意圖2 硬件部分 紅外感應(yīng)部分 紅外感應(yīng)（探測）實(shí)現(xiàn)的原理 被動探測方式它主要利用在自然界，任何高于絕對溫度（ 273度）時(shí)物體都將產(chǎn)生紅外光譜，不同溫度的物體，其釋放的紅外能量的波長是不一樣的。紅外感應(yīng)門在現(xiàn)今社會各界已廣泛使用并取得了較好的評價(jià)。E、在LED上顯示出不同的狀態(tài)以示有人進(jìn)或出本次設(shè)計(jì)為在節(jié)省成本的基礎(chǔ)上完成較齊全的功能，大多功能都在主芯片中完成，只通過外圍設(shè)備顯示出效果，因此沒有很多外圍電路。發(fā)射器與接收器之間沒有遮擋物時(shí)，探測器不會報(bào)警。其中有些管腳可有多種用途，所以在設(shè)計(jì)FPGA電路之前，需要認(rèn)真的閱讀相應(yīng)FPGA的芯片手冊（下面管腳參數(shù)都是實(shí)際芯片引腳配置）。 CONF_DONE：配置結(jié)束信號。支持LVDS時(shí)鐘輸入，p接正端，num表示PLL序號。 Quartus II簡介Quartus II 是Altera公司的第四代綜合性PLD開發(fā)軟件平臺，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種語言設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD(FPGA)設(shè)計(jì)流程。本設(shè)計(jì)主要應(yīng)用在紅外和FPGA方面，在此直流電機(jī)只提及一下不做詳細(xì)說明介紹。S1_XINHAO=011。END。分頻計(jì)數(shù)器 SIGNAL YANSHI:STD_LOGIC。 ELSE JS:=0。KG=10 THEN IF YANSHI=39。END PROCESS。HIGH=39。HIGH=39。HIGH=39。HIGH=39。USE 。 END IF。BEGIN。USE 。END PROCESS。布線規(guī)則是設(shè)置布線的各個規(guī)范，像使用層面、各組線寬、過孔間距、布線的拓樸結(jié)構(gòu)等部分規(guī)則，可通過DesignRules 的Menu 處從其它板導(dǎo)出后，再導(dǎo)入這塊板。它越難我越勤，勤能補(bǔ)愚，只有努力去做的人才可能會成功。★ 畫出自己定義的非標(biāo)準(zhǔn)器件的封裝庫，將自己所畫的器件都放入一個自己建立的PCB 庫專用設(shè)計(jì)文件。END。139。 THEN IF COUNT11=0 THEN COUNT11:=TONE。BEGINPROCESS(CLK) VARIABLE COUNT4:STD_LOGIC_VECTOR(3 DOWNTO 0)。 WHEN 1111=TONE=00111110101。 WHEN 1011=TONE=01011101111。 WHEN 0111=TONE=10000100101。 WHEN 0011=TONE=11000110111。 CODE :OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 END IF。PROCESS(S1_XINHAO)BEGIN CASE S1_XINHAO IS WHEN 011 = DJ_OUT=011。 ELSE JS_CLK:=0。： 下載完成圖 模塊源程序關(guān)閉當(dāng)前工程項(xiàng)目，再新建另外一個工程項(xiàng)目模塊，如上面過程，最終完成電機(jī)控制模塊程序、語音產(chǎn)生模塊程序、LED顯示模塊程序的設(shè)計(jì)，源程序如下. 電機(jī)控制程序[6]LIBRARY IEEE。非復(fù)位時(shí)態(tài)1 End if。ENTITY ZHUKONG ISPORT(CLK:IN STD_LOGIC。對第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個階段使用熟悉的第三方EDA工具。 NIOPULLUP：用于控制配置時(shí)所使用的用戶I/O的內(nèi)部上拉電阻是否工作。 GND：信號地。 DCLK：FPGA的串行時(shí)鐘輸出引腳，為配置器件提供串行時(shí)鐘信號。還可以通過在線對其編程，實(shí)現(xiàn)在線系統(tǒng)重構(gòu)，通過這一特性可以很快構(gòu)建一個實(shí)時(shí)定制的CPU。一個是熱釋電紅外傳感器(PIR)，它能將波長為8一12um之間的紅外信號變化轉(zhuǎn)變?yōu)殡娦盘?，并能對自然界中的白光信號具有抑制作用，因此在被動紅外探測器的警戒區(qū)內(nèi)，當(dāng)無人體移動時(shí)，熱釋電紅外感應(yīng)器感應(yīng)到的只是背景溫度，當(dāng)人體進(jìn)人警戒區(qū)，通過菲涅爾透鏡，熱釋電紅外感應(yīng)器感應(yīng)到的是人體溫度與背景溫度的差異信號，因此，紅外探測器的紅外探測的基本概念就是感應(yīng)移動物體與背景物體的溫度的差異。在我國紅外感應(yīng)自動門起比較遲，現(xiàn)在大多數(shù)是靠單片機(jī)控制的