【正文】 2022 [4] 曾繁泰等著 . EDA 工程實(shí)踐 [M]. 北京：清華大學(xué)出版社。整個(gè)設(shè)計(jì)過(guò)程愉快而充實(shí)，為后續(xù)課程的學(xué)習(xí)，畢業(yè)設(shè)計(jì)以及畢業(yè)后的工作都打下了堅(jiān)實(shí)的基礎(chǔ)。 end case。 then timeout=0。 numb=numin10。end if。elsif countnum=44 then numb=45countnum。139。139。 ——用以指示七段數(shù)碼管顯示數(shù)字的閃爍end。 end if。use 。交通燈控制器就是用來(lái)自動(dòng)控制十字路口的交通燈和計(jì)時(shí)器，指揮各種車輛和行人安全通行。EDA 技術(shù)就是以微電子技術(shù)微物理成面，現(xiàn)代電子設(shè)計(jì)技術(shù)為靈魂，計(jì)算機(jī)軟件為技術(shù)手段，最終形成集成電子系統(tǒng)或集成電路為目的的一門新興技術(shù)。1987 年 12 月 IEEE 接受 VHDL 為標(biāo)準(zhǔn) HDL，這就是 IEEE Std 10761987（LTM87）。再次，VHDL 設(shè)計(jì)方法靈活，對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性。4，可以方便的實(shí)現(xiàn)多機(jī)、分布式的集散控制，使整個(gè)控制系統(tǒng)的效率大大地提高。 圖 交通燈控制器原理圖 交通燈控制器的基本方案交通燈控制器的核心范圍是一個(gè)計(jì)數(shù)范圍為 0~49 共（50 秒）的計(jì)數(shù)器和一個(gè)根據(jù)計(jì)數(shù)值做出規(guī)定反映的控制器。 elsif rising_edge(clock) thenif hold=39。entity controller isport(clock:in std_logic。 greenb=39。039。if countnum=24 then ——計(jì)數(shù)器南北方向倒計(jì)時(shí) numb=25countnum。039。entity fenwei isport(numin:in integer range 0 to 25。flash: in std_logic。 when0100=display=1100110。圖 交通燈控制器的頂層原理圖總 結(jié)為時(shí) 3 周的 EDA 課程設(shè)計(jì)，不僅使我更直觀的了解了 EDA 在實(shí)際上是如何應(yīng)用的，并且進(jìn)一步熟練掌握 MAX+PLUSⅡ的操作環(huán)境。感謝學(xué)校給了我們這次難得的 EDA 設(shè)計(jì)機(jī)會(huì)，課程設(shè)計(jì)的過(guò)程讓我們看到了自己理論知識(shí)上的不足，已掌握的知識(shí)也在這次的課程設(shè)計(jì)中有了質(zhì)的飛躍，知識(shí)能夠應(yīng)用了才是真正掌握了，也希望學(xué)校多給我們一些這樣的機(jī)會(huì)。2022 12 [11] Douglas L. :programming for , 2022[12] :a design oriented McGrawHill,2022[13] Volnei A. design with VHDL. MIT Press, 2022[14] Peter J. designer’s guide to VHDL. Man Kaufmann, 2022[15] Zainalabedin :analysis and modeling of digital systems. McGrawHill Professional, 1998。 在課程設(shè)計(jì)過(guò)程中，我們遇到了這樣或那樣的技術(shù)問(wèn)題，但經(jīng)過(guò)同學(xué)之間不懈努力及查閱大量的資料，最終都得到了基本滿意的答案。另外，還需要輸入 CLK 時(shí)鐘信號(hào)。 when0010=display=1011011。use 。 分位電路程序library ieee。else numb=50countnum。039。139。 greena=39。圖 控制器符號(hào)框圖控制器數(shù)碼顯示器Y RXRG RXG rxrg1y1r1 rxgx2x1x0clk x3 tcxR 控制器的程序library ieee。139。另外，還需要輸入 CLK 時(shí)鐘信號(hào)。3，抗干擾能力強(qiáng)，適應(yīng)溫度范圍寬，在各種惡劣的環(huán)境下都能可靠的工作。其次，VHDL 技術(shù)完備，具有豐富的仿真語(yǔ)句和庫(kù)函數(shù)。嚴(yán)格的說(shuō)， VHDL’93 和 VHDL’87 并不完全兼容（VHDL’93 從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展了 VHDL 的內(nèi)容。一類是專用集成電路 ASIC 的芯片設(shè)計(jì)研發(fā)人員；另一類是廣大的電子線路設(shè)計(jì)人員，他們不具備專門的集成電路（IC）深層次的知識(shí)。（2）設(shè)置一組數(shù)碼管，以倒計(jì)時(shí)的顯示方式允許通行或禁止通行的時(shí)間，其中綠燈、黃燈、紅燈的持續(xù)時(shí)間分別是 20s、5s、和 25s。 reset:in std_logic。end。139。039。 reda=39。039。end。 numb=numin。