【正文】 其模塊原理圖 54 如下： 圖 54 數(shù)碼管顯示模塊原理圖 電梯控制器的所有模塊都已經(jīng)設(shè)計(jì)完成，然后將這四個(gè)模塊進(jìn)行綜合，將各個(gè)模塊的相關(guān)信號(hào)進(jìn)行連接，并進(jìn)行功能仿真和時(shí)序分析。 定義輸入輸出變量 end floorled。 then case posreg is when 1 = one = 000001。 cleardn = 39。 else mylift = down。 or ( stlight = 000000 and fuplight(posreg) = 39。 elsif posreg = 6 and ( fdnlight 000000 or fuplight 000000) then mylift = stop。139。 udflag = 39。 elsif stlight 000000 or fdnlight 000000 or fuplight 000000 then mylift = down。 end if。 elsif yanshi = 39。039。 end if。) then case mylift is when stopon1 = doorlight = 39。 signal pos: integer range 6 downto 1。 entity elerun is port (clk:in std_logic。 (not fdn)。 fuplight(position) = 39。電梯內(nèi)部各層請(qǐng)求指示燈 position: in integer range 1 to 6 。 end process。 電梯控制系統(tǒng)的設(shè)計(jì)內(nèi)容 本次設(shè)計(jì)是基于 FPGA 的電梯控制器的研究，是電梯控制的核心技術(shù)，通過(guò)電梯控制器可以對(duì)電梯運(yùn)行模式和狀態(tài)進(jìn)行全面的控制，這也是次設(shè)計(jì)的研究重要性；電梯的層數(shù)為 6 層，本次設(shè)計(jì)采用模塊化設(shè)計(jì)方法，主要分為四大模塊：時(shí)鐘分頻模塊、按鍵處理模塊、電梯運(yùn)行控制模塊、 數(shù)碼管顯示模塊。 1) 功能強(qiáng)大且很具有靈活性， VHDL 具有很強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔明確的代碼描述復(fù)雜的控制邏輯，語(yǔ)言很靈活，支持設(shè)計(jì)庫(kù)和可重復(fù)使用的元件生成。 VHDL 語(yǔ)言采用基于庫(kù) ( library) 的設(shè)計(jì)方法。對(duì)于電梯內(nèi)部輸入信號(hào)主要有：6 個(gè)前往樓層的按鈕、提前關(guān)門(mén)按鈕、延時(shí)關(guān)門(mén)按鈕、電梯異常按鈕。 電梯運(yùn)行控制模塊 錯(cuò)誤 !未定義書(shū)簽。 電梯控制器的發(fā)展現(xiàn)狀 錯(cuò)誤 !未定義書(shū)簽。 電梯控制系統(tǒng)的設(shè)計(jì)內(nèi)容 錯(cuò)誤 !未定義書(shū)簽。 設(shè)計(jì)原理與思路 本次設(shè)計(jì)是實(shí)現(xiàn) 6 層電梯的運(yùn)行控制，當(dāng)在某一樓層按下上升或者下降請(qǐng)求按鈕時(shí)，控制器響應(yīng)該請(qǐng)求并控制電梯前往該樓層，當(dāng)?shù)竭_(dá)該樓層時(shí)電梯開(kāi)門(mén)，當(dāng)進(jìn)入電梯后，電梯關(guān)門(mén)，此時(shí)按下要到達(dá)的樓層按鈕，控制器響應(yīng)該請(qǐng)求并控制電梯前往該樓層，當(dāng)?shù)竭_(dá)前往樓層后，電梯開(kāi)門(mén)，走出電梯，然后關(guān)門(mén) ......，就這樣往復(fù)的實(shí)現(xiàn)電梯的控制功能。如下圖 41 是 VHDL 的層次模型： 圖 41 具有不同構(gòu)造體的 VHDL 模型 VHDL 語(yǔ)言具有強(qiáng)大的語(yǔ)言結(jié)構(gòu)，只需采用簡(jiǎn)單明確的 VHDL 語(yǔ)言程序就可以 描述十分復(fù)雜的硬件電路。 3) Lattice 是在系統(tǒng)編程（ ISP）技術(shù)的發(fā)明者，主要有：ispLSI2020/5000/8000、 MACH4/ ispMACH4000 等系列。對(duì)于電梯內(nèi)部輸入信號(hào)主要有： 6 個(gè)前往樓層的按鈕、提前關(guān)門(mén)按鈕、延時(shí)關(guān)門(mén)按鈕、電梯異常按鈕。 clk_8hz = t(1)。電梯外部上升請(qǐng)求指示燈 fdnlight: out std_logic_vector (6 downto 1)。139。 else fdnlight = 39。 use 。 end elerun。 else if (clk 39。139。 clearup = 39。 when doorwait4 = if tiqian = 39。139。039。 udsig = 00000010。 if posreg 6 and (stlight(posreg) = 39。 or ( fuplight = 000000 and fdnlight(posreg) = 39。139。139。139。 process(clk,posreg) begin if clk 39。定義所用的標(biāo)準(zhǔn)庫(kù) entity floorled is port( clk : in std_logic。 end process 。此次設(shè)計(jì)提出的方案是通過(guò)傳感器與 FPGA 芯片進(jìn)行處理，將壓電式傳感器對(duì)壓力這種非電量信號(hào)進(jìn)行采集，然后經(jīng)過(guò)信號(hào)放大、 A/D 轉(zhuǎn)換，最終將生成的數(shù)字信號(hào)送入 FPGA 芯片進(jìn)行處理，然后控制電梯運(yùn)行；實(shí)現(xiàn)超重優(yōu)先級(jí)，控制超重在一定范圍內(nèi)，不做開(kāi)門(mén)響應(yīng)，直到有人出電梯，電梯載重在正常范圍內(nèi)。139。 when 4 = one = 001000。 when others = mylift = doorwait1。139。 if (stlight = 000000 and fuplight(posreg) = 39。 udflag = 39。)) then mylift = stop。 udsig=01111010。139。 cleardn = 39。 else mylift = doorwait5。 then mylift = doorclose。 cleardn = 39。 mylift = doorwait1。 signal one: std_logic_vector (6 downto 1)。 異步置位按鍵 fuplight:in std_logic_vector (6 downto 1)。 end if。 39。 end keypro。其模塊原理圖 51 如下： 圖 51 時(shí)鐘分頻模塊原理圖 按鍵處理模塊 按鍵處理模塊的功能是把電梯外部與內(nèi)部的按鍵信號(hào)進(jìn)行處理，把處理好的按鍵信號(hào)送到電梯運(yùn)行控制模塊；根據(jù)電梯外部按鍵信號(hào)轉(zhuǎn)化為電梯運(yùn)行控制模塊的外部請(qǐng)求信號(hào)，根據(jù)電梯內(nèi)部的按鍵信號(hào)轉(zhuǎn)化為電梯運(yùn)行控制模塊的電梯前往信號(hào)，根據(jù)電梯樓層信號(hào)及時(shí)清除電梯外部與內(nèi)部按鍵信號(hào)。 use 。 5) 上市時(shí)間快、成本低、開(kāi)發(fā)周期短， VHDL 語(yǔ)言的設(shè)計(jì)將大大提高數(shù)字單片化設(shè)計(jì)實(shí)現(xiàn)的速度，為生產(chǎn) 者大大節(jié)約開(kāi)發(fā)成本。按照要求可以分為：時(shí)鐘分頻模塊、按鍵處理模塊、電梯運(yùn)行控制模塊、數(shù)碼管顯示模塊；分別設(shè)計(jì)出這四個(gè)模塊之后，進(jìn)行調(diào)試、運(yùn)行、功能仿真和時(shí)序分析，然后將生產(chǎn)的模塊圖在 原理圖編輯器中連接起來(lái)，組成完整的電梯控制器。 硬件設(shè)計(jì) 本次設(shè)計(jì)主要是通過(guò) Altera 公司生產(chǎn)的 CycloneIII 這一款芯片進(jìn)行功能的實(shí)現(xiàn)， CycloneIII 器件采用 TSMC90nm 低 K 絕緣材料工藝技術(shù)，這種技術(shù)結(jié)合 Altera 低成本的設(shè)計(jì)方式，使之能夠在更低的成本下制造出更大容量的器件。 電梯控制器頂層圖形 錯(cuò)誤 !未定義書(shū)簽。 硬件設(shè)計(jì) 錯(cuò)誤 !未定義書(shū)簽。 VHDL 語(yǔ)言特點(diǎn) 錯(cuò)誤 !未定義書(shū)簽。 本次設(shè)計(jì)的主要內(nèi)容 隨著可編程邏輯電路和 EDA 技術(shù)的發(fā)展，在邏輯電路設(shè)計(jì)和嵌入式系統(tǒng)設(shè)計(jì)方面，以 CPLD/FPGA 為代表的可編程邏輯器件已經(jīng)逐步代替了傳統(tǒng)的標(biāo)準(zhǔn)邏輯器件；本次設(shè)計(jì)的電梯控制器所有的程序可以集成在一個(gè) FPGA 開(kāi) 發(fā)芯片上面，不用在用其他功能的分立邏輯元件，達(dá)到集成度高、響應(yīng)快、功耗低的特點(diǎn)。除了含有許多具有硬件特征的語(yǔ)句 外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法是十分類(lèi)似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。 FPGA 常用芯片介紹 目前世界上有很多生產(chǎn) FPGA 芯片的公司，常用的主要有： Altera、 XIlinx、Lattice 和 Actel，其中 Altera 和 XIlinx 占據(jù)主流市場(chǎng)。 電梯控制器的工作原理 本次設(shè)計(jì)是實(shí)現(xiàn) 6 層電梯的運(yùn)行控制，當(dāng)在某一樓層按下上升或者下降請(qǐng)求按鈕時(shí)，控制器響應(yīng)該請(qǐng)求并控制電梯前往該樓層，當(dāng)?shù)竭_(dá)該樓層時(shí)，電梯開(kāi)門(mén)，當(dāng)進(jìn)入電梯后，電梯關(guān)門(mén)，此時(shí)按下要到達(dá)的樓層按鈕，控制器響應(yīng)該請(qǐng)求并控制電梯前往該樓層，當(dāng)?shù)竭_(dá)前往樓層后，電梯開(kāi)門(mén)，走出電梯，然后關(guān)門(mén) ......，就這樣往復(fù)的實(shí)現(xiàn)電梯的控制功能。event and clk=39。 異步置位按鍵 fup: in s