【正文】 致 謝 在畢業(yè)論文即將完成之際，四年的大學生活也已落下帷幕，在這四年期間學到很多專業(yè)課知識，同時也學到很多做人做事的道理，在這四年期間學到的一切也將成為我今后學習和生活源源不竭的動力。根據(jù)前面介紹的脈沖計數(shù)法可知，測量結(jié)果的最大誤差為等效時鐘的時鐘周期，也即是時鐘信號CLK0的時鐘周期的1/4，通過這樣的方式可以在不提高計數(shù)時鐘頻率的前提下，達到減小測量誤差、提高計時精度的目的。當檢測到P_IN端有脈沖輸入時檢測模塊就會輸出1,否則為0,輸給計數(shù)模塊的EN端,當各位累計到9時,會向十位進位,以此類推到萬位?？梢酝ㄟ^Start Compilation來運行所有的編譯器模塊，也可以通過選擇Start單獨運行各個模塊。 單長度線是貫穿CLB之間的八條垂直和水平金屬線段，在這些金屬線段的交叉點處是可編程開關矩陣PSM。D觸發(fā)器輸入可為G?、F?、H?和DIN四個中的一個，從XQ和YQ輸出。隨著ASIC的規(guī)模與復雜性的增加，測試難度與費用急劇上升，由此產(chǎn)生了將可測性電路結(jié)構(gòu)制作在ASIC芯片上的想法，于是集成到EDA系統(tǒng)中?；贔PGA脈寬測量的相關技術(shù)與開發(fā)工具 EDA的簡單介紹及主要特征 EDA的簡單介紹EDA（Electronic Design Automation）：電子設計自動化，顧名思義，是一種以計算機為工具代替人工的數(shù)字電子系統(tǒng)。假設在這段時間內(nèi)計數(shù)器總的計數(shù)值為，則所測該脈沖寬度為 式(34)將一次測量結(jié)果存入相應RAM單元中。晶振譯碼顯示分頻器主控計數(shù)器主控門脈沖信號 圖32 計數(shù)法測量脈沖寬度原理框圖 設為上述被測脈沖寬度的實測值，則 式(32) 式(33) 式(34)就是計數(shù)器法的實際誤差，其中是被測脈沖寬度的實際值；是計數(shù)脈沖周期；N是計數(shù)脈沖的有效個數(shù)；和是反映測量誤差的兩個零頭時間。我國的CD、VCD、DVD和數(shù)字音響廣播等新技術(shù)已開始大量進入市場。如圖24中的A。關鍵詞：脈沖寬度、脈沖計數(shù)法、EDA技術(shù)、FPGA、Quartus II。首先，利用Quartus II 提供的鎖相環(huán)模塊（PLL）生成四路一次相差900相位的250MHz的時鐘信號，然后利用Quartus II 提供的計數(shù)模塊（COUNTER）產(chǎn)生四個計數(shù)模塊，分別由計數(shù)時鐘信號CLK0，CLK90，CLK180和CLK270驅(qū)動，在脈沖寬度內(nèi)進行計數(shù)。圖22是現(xiàn)實的矩形脈沖波形，它與理想脈沖之間存在一定的差異，可以認為是梯形脈沖。我國的脈沖寬度測量技術(shù)其實不是落后于發(fā)達國家太多的，我國在這個領域的發(fā)展是極其迅速的，現(xiàn)在的技術(shù)實際已是經(jīng)過了多年來的考驗。 基于定時/計數(shù)器測量脈沖寬度的一般原理及采用的方法上一節(jié)介紹了用示波器測量脈沖參數(shù)的方法，然而，示波器有時候并不能測出脈沖的寬度及周期，如：當測量低頻信號（例如1Hz一下低頻信號）時，示波器往往無法讀出。我們使用完成定時功能；使用完成計數(shù)功能，當AT89C2051的輸入待測的脈沖序列時，在脈沖低電平時，引起中斷，進行定時，計數(shù)測脈寬。又由于此設計的時基電路部分采用555作為頻率源，其本身的精度就不是很高，致使系統(tǒng)精度降低。通過這些信息，設計者能更進一步進行綜合與優(yōu)化，并保證所有的修改只會提高性能而不會對版圖設計帶來負面影響。G、F和H組合起來，可實現(xiàn)多達9變量的組合邏輯函數(shù)。IOB輸出端配有兩只MOS管，它們的柵極均可編程，是MOS管導通或截止，分別經(jīng)上拉電阻和下拉電阻接通VCC、地線或者不接通，用以改善輸出波形和負載能力。Quartus II也可利用第三方綜合工具，并能直接調(diào)用第三方綜合工具。在仿真前，需要利用波形編輯器編輯一個波形激勵文件。測量原理如圖61所示。表61 脈沖寬度設定值與測量值序號脈沖寬度設定值(ns)脈沖寬度測量值(ns)135362163164312751274 總結(jié) 本文介紹的脈沖寬度精確測量方法，在直接脈沖計數(shù)法的基礎上采用數(shù)字移相技術(shù)來提高測量精度，并通過仿真驗證了設計思路，將脈沖寬度的測量精度提高到ns量級。╳╳老師對我專業(yè)知識和技能的培養(yǎng)，特別是硬件知識的掌握提供了巨大的幫助。首先，利用Quartus II 提供的鎖相環(huán)模塊（PLL）生成四路一次相差900相位的時鐘信號。檢測模塊是整個系統(tǒng)的核心，它由計數(shù)模塊、控制模塊、計量模塊和譯碼顯示模塊構(gòu)成。Altera提供的LPM函數(shù)均基于ALtera器件的機構(gòu)做了優(yōu)化設計。因此，利用雙長度線可使兩個相間（非相鄰）的CLB連接在一起。 輸入/輸出模塊IOBIOB提供了器件引腳和內(nèi)部邏輯陣列之間的連接，通常排列在芯片的四周。協(xié)同驗證時當今系統(tǒng)集成的核心，它以高層系統(tǒng)設計為主導，以性能優(yōu)化為目標，融合邏輯綜合、性能仿真、形式驗證和可測性設計。從狹義上來說，EDA技術(shù)是一門多學科融合的新技術(shù)。為了避免測量時刻的隨機性而造成第一個信號脈沖不定帶來的測量誤差及防止測量時干擾問題，則連續(xù)次測量，將次測量結(jié)果進行比較，去除一個最大值，一個最小值，剩余N個進行平均，并送到液晶顯示器進行結(jié)果顯示。由于放電時間長，可用計數(shù)器法測得放電時間。因此可以說脈沖寬度和周期是脈沖的重要指標。④脈沖寬度：指脈沖寬度為50%的兩點對應的時間間隔，如圖24中所示的τ。而在脈沖技術(shù)及其應用領域中，測量是一個不可或缺的環(huán)節(jié)。作者簽名： 年 月 日 注：本頁放在學位論文封面后，目錄前面目錄摘要 1Abstract 1引言 2 脈沖及脈沖參數(shù)測量的理論與定義 2 脈沖的簡單定義 2 脈沖參數(shù)的簡單定義 2 脈沖寬度測量的背景及實際意義 3常用的脈沖寬度測量方法介紹 3 用示波器直接測量脈沖寬度 3 基于定時/計數(shù)器測量脈沖寬度的一般原理及采用的方法 4 基于單片機的脈沖寬度測量 5 基于FPGA的脈沖寬度測量 5 脈寬測量方案比較及確定 6基于FPGA脈寬測量的相關技術(shù)與開發(fā)工具 6 EDA的簡單介紹及主要特征 6 EDA的簡單介紹 6 EDA的主要特征 7 FPGA的基本結(jié)構(gòu) 8 可編程邏輯塊CLB 8 輸入/輸出模塊IOB 8 可編程互連資源IR 9 開發(fā)工具Quartus II簡介 9基于FPGA的脈沖寬度測量的總體設計 10 基本原理 10 系統(tǒng)總框圖 10 Quartus II設計流程 11測量方案詳細設計及仿真結(jié)果 11 數(shù)字移相技術(shù) 11 測量方案詳細設計 13 測量方案仿真結(jié)果 14