【正文】 在此，也感謝鄭老師的悉心指導(dǎo)使自己學(xué)到了很多東西??！感 言，主要是針對微波爐控制器方面。 9 WHEN1010=DOUT7=1011110。顯示譯碼的符號圖顯示譯碼的源程序LIBRARY IEEE。 DATAIN:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 SEC0:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 END IF。ARCHITECTURE rtl OF t6 ISSIGNAL TMP:STD_LOGIC_VECTOR(3 DOWNTO 0)。 COOK=CARRY_OUT ELSE CARRY_OUT=39。 ELSIF LOAD=39。 END PROCESS。 LD_DONE:IN STD_LOGIC。 LD_DONE=39。 ELSIF SET_T0=39。139。 THEN LED_SET_T = 39。 END IF。 THEN 設(shè)置分的個位 IF DATATMP(11 DOWNTO 8) = 1001 THEN 9自動跳轉(zhuǎn)到0 DATATMP(11 DOWNTO 8) = 0000。END PROCESS。 指示數(shù)據(jù)裝載電路載入設(shè)置時間數(shù)據(jù) DATA:OUT STD_LOGIC_VECTOR(15 DOWNTO 0)。圖6 計時器模塊原理圖計時器模塊的框圖如圖7所示。當(dāng)LD_DONE有效時，輸出烹調(diào)結(jié)束數(shù)據(jù)。 （1） 計時電路的設(shè)計：芯片內(nèi)部產(chǎn)生和外部提供。微波爐開始進(jìn)入越來越多的家庭，他給人們的生活帶來了極大的方便。 （5） 微波管的驅(qū)動：設(shè)置一個輸出驅(qū)動控制烹調(diào)狀態(tài)的繼電器即可。DONEamp。USE 。SIGNAL NXT,CUR:STATES。)。EVENT AND KEY(1) = 39。 PROCESS(SET_T,RESET) 設(shè)置時間和復(fù)位進(jìn)程 BEGIN IF RESET = 39。 END PROCESS。 COOK=39。 ELSIF START=39。 END IF。 顯示8888 CONSTANT DONE:STD_LOGIC_VECTOR(15 DOWNTO 0)烹調(diào)完成信息 :=1010101111001101。ENTITY t10 IS PORT( CLK:IN STD_LOGIC。039。END rtl。139。039。END counter。SIGNAL S0:STD_LOGIC。 END ENTITY YMQ47。 END CASE。，我會在以后的實驗中努力彌補不足之處。通過與同學(xué)探討和請教老師，終于把問題都解決了，并加深了對數(shù)字時鐘原理和設(shè)計思路的了解。 4 WHEN0101=DOUT7=1101101。 U2:t6 PORT MAP(S0,LOAD,CLR,COOK,DATA(7 DOWNTO 4),SEC1,S1)。 輸出 CARRY_OUT:OUT STD_LOGIC 狀態(tài) )。USE 。139。 EN:IN STD_LOGIC。 END IF。END t10。 中間變量定義 CASE TEMP IS WHEN100=測試 DATAOUT=ALLS。USE 。139。 WHEN IDLE= 初始狀態(tài)定義 IF TEST=39。 LD_CLK=39。139。 IF KEY(0)39。 END IF。 ELSIF CLK39。 顯示電路測試信號 CLK:IN STD_LOGIC。當(dāng)L_CLK有效時，輸出烹調(diào)的設(shè)置時間數(shù)據(jù)。按下開始鍵START,系統(tǒng)進(jìn)入烹調(diào)狀態(tài)，COOK信號變?yōu)楦唠娖剑瑫r鐘計數(shù)器開始減法計數(shù)，MINMIN0、SECSEC0顯示剩余烹調(diào)時間。此設(shè)計采用了現(xiàn)場可編程邏輯器件ＦＰＧＡ的 ＡＳＩＣ設(shè)計，由控制模塊、裝載模塊、計時模塊和顯示模塊四大模塊組成，而且它可以將所有器件集成在一塊芯片上，體積大大減小，且外圍電路很簡單，易于實現(xiàn)。第2章 設(shè)計目的該設(shè)計用ＶＨＤＬ語言在ＭＡＸ＋ＰＬＵＳⅡ軟件平臺上通過編譯、模擬、仿真，完成了微波爐控制功能，實現(xiàn)了微波爐的測試、時間設(shè)置、烹調(diào)計時、完成提示等設(shè)計，并對時鐘分頻作了一定的探討。圖1 微波爐控制器的系統(tǒng)框圖接通電源初始狀態(tài)時間設(shè)置顯示8888烹調(diào)完成SET_TTEST?START?時間到？NYNYNYNY圖2 工作流程圖首先，對系統(tǒng)進(jìn)行復(fù)位清零，使其各電路模塊均處于初始狀態(tài)；當(dāng)烹飪時間設(shè)置信號SET_T有效時，讀入時間信號KEY[3..0]的取值，此時系統(tǒng)顯示設(shè)置的時間信息，再按下SET_T確定設(shè)置時間完成。圖5 數(shù)據(jù)裝載電路模塊框圖當(dāng)LD_DONE有效時，輸出烹調(diào)結(jié)束的信息數(shù)據(jù)數(shù)據(jù)。 開始烹調(diào)信號 TEST:IN STD_LOGIC。 THEN 復(fù)位時將IDLE（顯示0000）賦予當(dāng)前狀態(tài) CUR=IDLE。 ELSE DATATMP(15 DOWNTO 12) = DATATMP(15 DOWNTO 12) + 1。 否則自動加1 END IF。EVENT AND SET_T = 39。039。039。 COOK=39。數(shù)據(jù)裝載的符號圖數(shù)據(jù)裝載的源程序數(shù)據(jù)裝載電路的VHDL實現(xiàn)如下:LIBRARY IEEE。LD_CLK。 輸出的4位數(shù)據(jù) CARRY_OUT:OUT STD_LOGIC 數(shù)據(jù)裝載 )。139。 LOAD,CLR:IN STD_LOGIC。THEN 上升沿時進(jìn)行6進(jìn)制減法