【正文】 從來(lái)就沒有停止過(guò)，相反地，匹配問(wèn)題顯得日益突出和重要。 版圖設(shè)計(jì)中的匹配 生活中我們經(jīng)常會(huì)遇到這樣的事情：收聽 CD播放器的時(shí)候，左右耳脈里發(fā)出的聲音經(jīng)常不一樣，甚至當(dāng)有人打開窗戶的瞬間或者打開室內(nèi)空調(diào)的過(guò)程中，隨著溫度的變化， CD發(fā)出的聲音也會(huì)隨之發(fā)生變化，因此我們就不厭其煩地調(diào)來(lái)調(diào)去。兩個(gè)管子在放置時(shí)可以有如圖 (a)、(b)、 (C)的幾種方式。解決這個(gè)問(wèn)題的方法是將每個(gè)器件均拆分成 2個(gè)以上的若干器件，然后以交叉方式排列。 對(duì)稱性要考慮器件以及其周圍的環(huán)境。 此外，由于不同放大器的輸入級(jí)采用不同的結(jié)構(gòu)，因此晶體管結(jié)構(gòu)上的差異令不同放大器的噪聲量也大不相同。對(duì)于電阻及晶體管 (例如雙極及場(chǎng)效應(yīng)晶體管 )來(lái)說(shuō)，由于其電阻值并非為零，因此這類噪聲影響不能忽視。對(duì)于結(jié)構(gòu)比較簡(jiǎn)單的電路，器件布局可以基本與電路圖布局一致。 GaAs 工藝中的襯底電阻率很高，是一個(gè)良好的絕緣體，同時(shí)其頂層金屬通過(guò)鍍金而獲得很高的電導(dǎo)率，所以 GaAs 工藝可以提供品質(zhì)因數(shù)適中的螺旋電感，其 Q 值在 20 左右。 自從在硅襯底上實(shí)現(xiàn)了螺旋電感以后，研究者在提高電感的性能方面做了大量的研究，這首先得益于工藝技術(shù)的進(jìn)步?？偟恼f(shuō)來(lái)， CMOS 工藝為 RFIC 提供了性能優(yōu)良的電容，與其它無(wú)源器件相比其性能可以認(rèn)為理想。但由于普通的層間電介質(zhì)厚度為 左右，這使電容會(huì)占據(jù)較大的芯片面積。多晶硅電阻的形狀一般做成長(zhǎng)條，在倆端開接觸孔與金屬進(jìn)行連接，接觸孔之間的長(zhǎng)度就是多晶硅電阻的長(zhǎng)度 L。 1. 半導(dǎo)體擴(kuò)散薄層的方塊電阻 半導(dǎo)體擴(kuò)散薄層的方塊電阻 的電阻 R 正比于導(dǎo)體的長(zhǎng)度 L，反比于導(dǎo)體的截面積 S。 傳統(tǒng)的大規(guī)模數(shù)字電路的設(shè)計(jì)一般采用 自頂向下的設(shè)計(jì)方法，設(shè)計(jì)者先 從整體上規(guī)劃系統(tǒng)的功能和性能，再分解為規(guī)模較小功能簡(jiǎn)單的局部模塊，逐步細(xì)化到物理實(shí)現(xiàn)。在設(shè)計(jì)高水平的 CMOS 電路時(shí)，這一點(diǎn)尤為重要。從而實(shí)現(xiàn)其他規(guī)則隨著線性變化。設(shè)計(jì)規(guī)則規(guī)定了在掩膜板上每個(gè)幾何圖形如何與彼此有關(guān)的另一塊掩膜版上的圖形水平對(duì)準(zhǔn)。 版圖驗(yàn)證包括設(shè)計(jì)規(guī)則檢查 DRC(a designrule checker)、電學(xué)規(guī)則檢查 ERC(a electrics ulechecke r)、版圖參數(shù)提取 LPE(1ayout parameter extraction)、版圖和原理圖對(duì)照檢查 LVS(1ayout vs． schematic)。如果按設(shè)計(jì)自動(dòng)化程度來(lái)分，可將版圖設(shè)計(jì)方法分成手工設(shè)計(jì)和自動(dòng)設(shè)計(jì) 2大類。 版圖完成：后端數(shù)據(jù)接口處理，確認(rèn)芯片版圖的設(shè)計(jì)和尺寸．落實(shí)相關(guān) Foundry的流片計(jì)劃，確認(rèn)設(shè)計(jì)數(shù)據(jù) (GDSⅡ文件 )大小。 ERC檢查到短路錯(cuò)誤后，將錯(cuò)誤提示局限在最短的連接通路上。 分層設(shè)計(jì)：按照電路功能劃分整個(gè)電路．對(duì)每個(gè)功能塊進(jìn)行再劃分．每一個(gè)模塊對(duì)應(yīng)一個(gè)單元。 7 167。 集成電路版圖設(shè)計(jì)是集成電路從電路拓?fù)涞诫娐沸酒囊粋€(gè)重要的設(shè)計(jì)過(guò)程．它需要設(shè)計(jì)者具有電路及電子元件的工作原理與工藝制造方面的基礎(chǔ)知．還需要設(shè)計(jì)者熟練運(yùn)用繪圖軟件對(duì)電路進(jìn)行合理的布局規(guī)劃．設(shè)計(jì) 出最大程度體現(xiàn)高性能、低功耗、低成本、能實(shí)際可靠工作的芯片版圖。在整個(gè)設(shè)計(jì)過(guò)程中，版圖 (1ayout)設(shè)計(jì)或者稱作物理設(shè)計(jì) (physical design)是其中重要的一環(huán)。 LNA向超低噪聲、低功耗、低電壓、單電源、高增益、高可靠性、高線性度、 單片集成等方向發(fā)展。 HBT的高頻噪聲比高電子遷移率 晶體管 HEMT要差，這是因?yàn)樵?HEM限中噪聲源之間的相關(guān)系數(shù)抵消了各個(gè)噪聲源對(duì)總噪 5 聲的貢獻(xiàn)。但是 si基材料的電子遷移率 Lt； Gahs基低，同時(shí) Si基寄生電阻與寄生電容比 GaAs基大，因此 Si基材料器件的特征頻率較 GaAs基 MESFET、 HEMT{氐，因而 si基 MOsFET或 si基 BJT器 件的噪聲系數(shù)較高，且不適用制作高頻電路；而且體 si基襯底較低的電阻率使得制作可集成的無(wú)源元件 (例如高 Q值的電感 )很困難，這就限制了 si基材料在高頻電路中的應(yīng)用。 MMIC 已迅速成為微波技術(shù)領(lǐng)域的重點(diǎn)研究與發(fā)展方向。因此， 更確切的名稱是微波混合集成電路，通常稱為微波集成電路。 1． 1 微波集成電路的發(fā)展歷史和發(fā)展背景 集成電路從 60年 代開始，經(jīng)歷了小規(guī)模集成，中規(guī)模集成，大規(guī)模集成，到目前的超大規(guī)模集成。 28 致謝 電路結(jié)構(gòu) 版圖設(shè)計(jì)中的匹配 對(duì)稱性設(shè)計(jì) CMOS 工藝中的電感 6 167。 集成電路版圖設(shè)計(jì) 6 167。 版圖設(shè)計(jì)過(guò)程 布局時(shí)注意事項(xiàng) CMOS 工藝中的電容 20 167。 30 1 摘 要 集成電路版圖設(shè)計(jì)是一個(gè)非常新的領(lǐng)域，雖然掩膜設(shè)計(jì)已經(jīng)有 30多年的歷史，但直到最近才成為一種職業(yè)。 在 60年代，微波領(lǐng)域有兩個(gè)較大的技術(shù)變革，一是研制了許多微波固體有 源器件；二是微波平面?zhèn)鬏斁€的深入研究與實(shí)用化。尤其是 GaAs場(chǎng)效應(yīng)器件具有優(yōu)良 特性和許多用途，從而促進(jìn)了 MIC的全面發(fā)展。其中，接收器主要的電路組件包含低噪聲放大器、帶通濾波器、混頻器與解調(diào)器。 GaAs基 MESFET以其噪聲低、頻帶寬等特點(diǎn)在微波領(lǐng)域中得到了廣泛的應(yīng)用，在移動(dòng)通信低電壓電路設(shè)計(jì)方面取得很大的進(jìn)展：而且通過(guò)材料結(jié)構(gòu)的改善，在高溫環(huán)境下可以穩(wěn)定工作。隨著光纖通信跨入 40Gb／ s以上， InP基器 件和電路 開始成為各大公司竟相研究的對(duì)象。頻率越高，信號(hào)越 弱，對(duì)低噪聲放大器的要求越高。 版圖規(guī)劃和布局 ： 是為了每個(gè)模 塊和整個(gè)芯片選擇一個(gè)好的布圖方案。 軟件介紹 目前大部分 lC公司采用的是 UNIX系統(tǒng)．使用版本是 Sun Solaris。哪些器件需要良好的匹配。 版圖的檢查： （ 1） Design Rules Checker 運(yùn)行 DRC， DRC有識(shí)別能力?？唇o出的報(bào)告，有沒有 offgird；結(jié)點(diǎn)多不多 ．多的話就有斷路的地方。完成同一功能的 MOS管碗在一起 。對(duì)于兩極運(yùn)算放大器版圖設(shè)計(jì)的例子，采用的是 Tanner公司的 L— Edit“軟件。 版圖設(shè)計(jì)規(guī)則 電路設(shè)計(jì)師一般都希望電路設(shè)計(jì)得盡量緊湊。但是即使是最小尺寸相同，不同公司不 同工藝流程的設(shè)計(jì)規(guī)則都不同，這就使得在不同工藝之間進(jìn)行設(shè)計(jì)得導(dǎo)出導(dǎo)人非常的耗費(fèi)時(shí)間了。 由于規(guī)則代表了不同的工藝技術(shù)，設(shè)計(jì)規(guī)則時(shí)必須做到對(duì)于每個(gè)工藝的整套要求的全盤考慮，從而必然帶來(lái)超尺寸和緊密性的減少。 Cadence 公司的電子設(shè)計(jì)自動(dòng)化產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程 ,包括系統(tǒng)級(jí)設(shè)計(jì)、功能驗(yàn)證、 IC 綜合及布局布線、模擬和混合信號(hào)及射頻 IC 設(shè)計(jì)、全定制集成電路設(shè)計(jì)、 IC 物理驗(yàn)證、 PCB 設(shè)計(jì)和硬件仿真建模等。 我的任務(wù)是完成其中版圖的設(shè)計(jì)相關(guān)內(nèi)容。多晶硅電阻的制作方法與 MOS 工藝兼容，因此 制作多晶硅電阻是最簡(jiǎn)單的。缺點(diǎn)是電阻率不能靈活變化，受到工藝的限制。由于橫向電容值決定，于相鄰金屬線的總周長(zhǎng)，通過(guò)將版圖幾何形狀的周長(zhǎng)最大化可以在有限的面積內(nèi)得到極大的周長(zhǎng)，從而得到很大的電容。理想電感具有不占用直流電壓，零功耗，零噪聲等特點(diǎn)，這有利于 RFIC 向低壓，低功耗，低噪聲發(fā)展。 。 通常片上電感的電感值、 Q 值等參數(shù)由工藝參數(shù)和版圖設(shè)計(jì)參數(shù)決定。 線寬分配 在模擬版圖中，線寬是需要設(shè)計(jì)的。閃爍噪聲大多集中在低頻范圍，對(duì)電阻器及半導(dǎo)體會(huì)造成干擾，而雙極芯片所受的干擾比場(chǎng)效應(yīng)晶體管大。低噪聲放大器對(duì)噪聲的要求很高。好的對(duì)稱性可以抑制共模噪聲和偶次非線性效應(yīng)。因此，將器件拆分成偶數(shù)個(gè)，對(duì)角線交叉排列，這樣，沿 X軸方向和 Y軸方向的就一階梯度效應(yīng)就會(huì)相互抵消，改善了電路的對(duì)稱性。在對(duì)電流源 M5管子布局時(shí)，如果按圖 (b)的放置方式， M5的插指結(jié)構(gòu)的管子橫向放置，最終電流源的輸出通過(guò)縱向的金屬線提供給M3和 M4，若選用圖 (c)的方式放置，電流輸出時(shí)的通路比前者暢通，提高了電流源的驅(qū)動(dòng)能力，如圖 5所示。也就是說(shuō)，其中一個(gè)放大器的頻率和幅值能完全符合并跟蹤另一個(gè)運(yùn)放的頻率和幅值響應(yīng)，達(dá)到這一目標(biāo)的方法之一就是匹配 。實(shí)現(xiàn)匹配有三個(gè)要點(diǎn)需要考慮：需要匹配的器件彼此靠近、注意周圍器件、保持匹配器件方向一致。 根器件法不僅使用于電阻 ，同樣適用于其它類型的器件。其缺點(diǎn)就是這種方法會(huì)占用很大的面積，采用時(shí)應(yīng)多多考慮實(shí)際項(xiàng)目的需要。 采用四方交叉法可以進(jìn)一步發(fā)揮共心的技術(shù)優(yōu)勢(shì)。 20 總之 實(shí)現(xiàn)版圖中的匹配，版圖設(shè)計(jì)人員除了需要掌握以上幾種匹配的設(shè)計(jì)方法，與電路設(shè)計(jì)人員的充分交流也十分重要，通過(guò)交流，了解設(shè)計(jì)需求，提升 對(duì)匹配度的了解，對(duì)版圖設(shè)計(jì)會(huì)有很大的幫助。因此，電阻版圖上的長(zhǎng)度 L 等于接觸孔兩個(gè)內(nèi)邊沿之間的長(zhǎng)度。 無(wú)論何時(shí)，只要有電流流過(guò)導(dǎo)線，在導(dǎo)線周圍就會(huì)產(chǎn)生磁場(chǎng)。螺旋電感并不能用帶拐角的傳輸線來(lái)建模，而只能作為一個(gè)整體來(lái)建模。 圖 6 26 圖 7 根據(jù)我以上提到的各類元件已及畫版圖的規(guī)則、方法、技巧等，我將總的版圖分成幾個(gè)模塊，如圖 8 和圖 9 所示。 29 致謝 感謝電氣系其他老師和同學(xué)對(duì)我的幫助、指導(dǎo)和鼓勵(lì)！ 還要感謝所有幫助過(guò)我的同學(xué)，當(dāng)我在畫電路圖遇到困難 時(shí)是同學(xué)為我指點(diǎn)