【正文】 的終端匹配技術，是源端的終端匹配技術。 端接電阻匹配方式 匹配阻抗的端接有多種方式， 包括并聯(lián)終端匹配，串聯(lián)終端匹配，戴維南終端匹配， AC 終端匹配，肖特 基二極管終端匹配。 理論上，電平從高到低跳變和從低到高跳變都會引起振鈴，但是在典型的 TTL電路中，從高到低的電平跳變引起的振鈴現(xiàn)象更為顯著。一般來說，長度小于 2英寸的走線的電氣特性更像集總參數(shù)的 LC電路；長度大于 8英寸的走線的電氣特性更像分布參量的傳輸線電路。 在典型的數(shù)字系統(tǒng)中，驅(qū)動器的輸出阻抗通常小于 PCB互聯(lián)信號線的特征阻抗，而 PCB互聯(lián)信號線的特征阻抗也總是小于接收器的輸入阻抗。 傳輸線上的電荷以及其間的電壓構(gòu)成了電容： VQC? 由于電容量會隨傳輸線的長度線性增加，在分析中運用傳輸線的單位長度電容。 號完整性要求。其中前兩個與 IBIS模型庫中的測試負載有關，這兩個參數(shù)可以通過驅(qū)動器件和接收器件的用戶手冊參數(shù)得到，可以 將它們與仿真后的 Settledelay、 Switchdelay加以比較，如果在 Slow模式下得到的 Switchdelay都小于計算得到的值，并且在 Fast的模式下得到的 Switchdelay的值都大于計算得到的值，就可以得出我們真正需要的兩個器件之間的時延范圍 Propdelay。在接收和驅(qū)動器件的 IBIS模型庫中，我們只需要設置不同的傳輸線阻抗參數(shù)、電阻值、信號傳輸速率以及選擇微帶線還是帶狀線，就可以通過仿真工具直接計算出信號的波形以及相應的數(shù)據(jù)，這樣就可以找出匹配的傳輸線阻抗值、電阻值、信號傳輸速率，在對應的 PCB軟件 Allegro中，就可以根據(jù)相對應的傳輸線阻抗 值和信號傳輸速率得到各層中相對應信號線的寬度 (需提前設好疊層的順序和各參數(shù) )。 下沖是指下一個谷值或峰值。另外常有一個輸出多個接收，這時不同的布線策略產(chǎn)生的反射對每個接收端的影響也不相同，所以布線策略也是影響反射的一個不可忽視的因素。 反射 (reflection) 反射和我們所熟悉的光經(jīng) 過不連續(xù)的介質(zhì)時都會有部分能量反射回來一樣，就是信號在傳輸線上的回波現(xiàn)象。設計者可以在電路板預布局的情況下，就可以對系統(tǒng)特性進行仿真，而且實踐證明，仿真結(jié)果不好的布局，在完成布線后的仿真結(jié)果也不好。 在 SpecctraQuest的參數(shù)設置 環(huán)境中你可以針對不同設計要求規(guī)定不同的約束條件。設計工程師能在直觀的環(huán)境中探索并解決與系統(tǒng)功能息息相關的高速設計問題。信號傳遞速度快的板子在設計時就要采用虛擬樣板，先對系統(tǒng)功能進行透徹的仿真，然后決定電路圖的布局布線。 Cadence 公司針對 PCB Design Studio 發(fā)布一個功能非常實用的高速電路設計及信號完整性分析的工具選件——Allegro PCB，利用這個仿真軟件能夠根據(jù)疊層的排序， PCB 的介電常數(shù)，介質(zhì)的厚度，信號層所處的位置以及線寬等等來判斷某一 PCB 線條是否屬于微帶線、帶狀線、寬帶耦合帶狀線，并且根據(jù)不同的計算公式自動計算出信號線的阻抗以及信號線的反射、串擾、電磁干擾等等，從而可以對布線進行約束以保證 PCB 的信號完整性。為了解決問題，很可能又要從頭開始設計一遍。從廣義上講，信號完整性指的是在高速產(chǎn)品中有互連線引起的所有問題，它主要研究互連線與數(shù)字信號的電壓電流波形相互作用時其電氣特性參數(shù)如何影響產(chǎn)品的性能。重慶郵電大學本科畢業(yè)設計論文 1【 摘要 】 隨著微電子技術和計算機技術的不斷發(fā)展，信號完整性分析的應用已經(jīng)成為解決高速系統(tǒng)設計的唯一有效途徑 。 高速電路設計在現(xiàn)代電路設計中所占的比例越來越大，設計難度也越來越高，它的解決不僅需要高速器件，更需要設計者的智慧和仔細的工作，必須認真研究分 析具體情況，解決存在的高速電路問題．一般說來主要包括三方面的設計：信號完整性設計、電磁兼容設計、電源完整性設計． 在 電子系統(tǒng)與電路全面進入 1GHz以上的高速高頻設計領域 的今天 ，在實現(xiàn) VLSI芯片、 PCB和系統(tǒng)設計功能的前提下具有性能屬性的信號完整性問題已經(jīng)成為電子設計的一個瓶頸。在對樣機測試檢驗時才可以查找到問題，確定問題原因。而這些關鍵的前提因素是要建立一套針對性能指標的物理設計規(guī)則，而規(guī)則的基礎又是建立在基于模型的仿真分析和準確預測電氣特性之上的，所以不同階段的仿 真分析顯得非常重要。如果所用片子的信 號和時鐘邊沿速率為 1至 2ns或更快，即使運行在幾兆赫的板子也要精心考慮。它將功能設計和物理實際設計有機的結(jié)合在一起。 IBIS模型是用于描述 I/O 緩沖信息特性的模型 ,一個輸出輸入端口的行為描述可以分解為一系列的簡單的功能模塊 ,由這些簡單的功能模塊就可以建立起完整的 IBIS模型 ,包括封裝所帶來的寄生參數(shù)、硅片本身的寄生電容、電源或地的嵌壓保護電路、門限和使能邏輯、上拉和下拉電路等 。 SpecctraQuest對高速 系統(tǒng)的信號完整性分析和波形仿真，在高速系統(tǒng)設計中具有指導意義。 信號完整性的引發(fā)因素 信號完整性問題由多種因素引起， 歸結(jié)起來有反射、串擾、 過沖和下沖、振鈴、信號延遲等， 其中反射和串擾是引發(fā)信號完整性問題的兩大主要因素。一般布線的幾何形狀、不正 確的線端接、經(jīng)過連接器的傳輸及電源平面的不連續(xù)等因素均會導致此類反射。 重慶郵電大學本科畢業(yè)設計論文 5 過沖 (overshoot)和下沖 (undershoot) 過沖是由于電路切換速度過快以及上面提到的反射所引起的信號跳變，也就是信號第一個峰值超過了峰值或谷值的設定電壓。 在 Cadence的信號仿真軟件中，將以上的信號完整性問題都放在反射參數(shù)中去度量。在 Cadence的信號仿真軟件中，將信號的延遲也放在反射的子參數(shù)中度量 ， 有Settledelay、 Switchdelay、 Propdelay。在現(xiàn) 代高速 PCB設計中， 保持信號完整性對設計者來說越來越富有挑戰(zhàn)性。 由靜電學原理可知，由靜電場產(chǎn)生的電壓為： ? ?? dlEV 如果兩導線上帶有等量 、極性相反的自由電荷，根據(jù)庫侖定律，導線間的靜電場為： 24 rQE ??? Q是自由電荷量， ? 是介電常數(shù)， r是 導線間距。 入射信號電壓 iV 向著分界面?zhèn)鞑?，而傳輸信號電?tV 遠離分界面而傳播，入射電壓穿越分界面時，產(chǎn)生反射電壓rV ，則有： tri VVV ?? 相應的當入射電流 iI 穿越分界面時，反射電流 rI 和傳輸電流 tI 的關系為： tri III ?? 按照歐姆定律，每個區(qū)域中的電壓與電流的關系為： 1/ ZIV ii ? ， 1/ ZIV rr ? ， 2/ ZIV tt ? 通過換算可以得到： 1212/ ZZ ZZVV ir ??? ，122*2/ ZZ ZVV it ?? 由此可以看出，縮小 1Z 和 2Z 的差值，有利于減小反射電壓，在實際運用中，通過給傳輸線端接匹配阻抗來實現(xiàn)。 重慶郵電大學本科畢業(yè)設計論文 10 圖 對于不同長度的印制板布線，有不同的處理方法。在工程使用上，該電阻通常為 25 歐姆。 當走線很長時，由反射引起的振鈴是很嚴重的，對走線長度為 10in的傳輸線進行仿真，得到如下波形： 圖 由圖可以看出，由于阻抗 不匹配， 在阻抗突變界面上產(chǎn)生多次反射，源端 波形 和接收端波形均 遭受到了 不同程度的畸變 。將 TTL 輸出終端匹配到地會降低 VOH的電平值，從而降低了接收器輸入端對噪聲的免疫能力。 串聯(lián)終端匹配技術的優(yōu)點是這種匹配技術僅僅為系統(tǒng)中的每一個驅(qū)動器增加一個電阻元件，而且相對于其它的電阻類型終端匹配技術來說，串聯(lián)終端匹配技術中匹配電阻的功耗是最小的，而且串聯(lián)終端匹配技術不會給驅(qū)動器增加任何額外的直流負載，也不會在信號線與地之間引入額外的阻抗。 戴維南終端匹配的一個缺點就是無論邏輯狀態(tài)是高還是低，在 VCC到地之間都會有一個常量的直流電流存在，因而會導致終端匹配電阻中有靜態(tài)的直流功耗。 AC 終端匹配技術的優(yōu)勢在于終端匹配電容阻隔了直流通路，因此節(jié)省了可觀的功率消耗，同時恰當?shù)剡x取匹配電容的值，可以確保負載端的信號波形接近理想的方波，同時信號的過沖與 下沖又都很小。然而該二極管不會吸收任何的能量，而僅僅只是將能量導向電源或者是地。 二 極管終端匹配技術的缺點是多次信號反射的存在可能會影響后續(xù)信號的行為。阻抗突變引起了信號來回振蕩，這就是要求設計均勻特性阻抗互連線的原因。 在帶容性負載的傳輸線末端，電壓的變化就像 RC在充電，其中 C是負載電容， R是傳輸線特性阻抗 Z，傳輸信號的1090%上升時間是由 RC充電電路決定的，其大約為： CZ **%9010 ??? 重慶郵電大學本科畢業(yè)設計論文 18 如果初始信號的 上升時間比 RC充電時間短，則傳輸線末端的容性負載將決定接收端的上升時間；如果初始信號的上升時間大于 RC充電時間，末端電容將使信號上升時間累加上 RC充電時間的時延 。除此之外，信號過沖也隨著串聯(lián)電感的增大而增大，這是由于來自接收端的反射波在感性突變處產(chǎn)生二次正反射所致。 動態(tài)線在 靜態(tài)線上 引起的 近端 串擾電流 為 mII ?11 ，引起的遠端串擾電流為 mII ?12 。靜態(tài)線上的耦合電流與信號電壓變化速度成