有關(guān)計算機系統(tǒng)結(jié)構(gòu)的論文計算機系統(tǒng)結(jié)構(gòu)論文：計算機系統(tǒng)結(jié)構(gòu)中多處理機技術(shù)(更新版)
【正文】 發(fā)生塊失效 ， 則用經(jīng)過 MMU 變換得到的主存物理地址訪問主存儲器 ， 把讀出的一塊數(shù)據(jù)和指令裝入 Cache， 同時也把 CPU 所需的數(shù)據(jù)和指令送入 CPU。 4 存儲技術(shù)的發(fā)展 與古典的馮 新型的多計算機系統(tǒng)采用的是蟲蝕尋徑方式 ， 它克服了上述的缺點 。 第一臺多計算機系統(tǒng)采用的是存儲轉(zhuǎn)發(fā) (store and forword)尋徑方式 。 3 通信的發(fā)展 由于通信通常在芯片的外部實現(xiàn) ， 其速度遠(yuǎn)低于芯片內(nèi)部的計算速度 ， 因而通信往往成為并行多處理機系統(tǒng)發(fā)展的瓶頸 。 EPIC 芯片用并行方式執(zhí)行任務(wù)而不用順序執(zhí)行 ， 這將使其速度比現(xiàn)在的 CISC 和 RISC 芯片至少快兩倍 。 目前 ， 由 Intel 和 HP 兩家公司聯(lián)合開發(fā)的基于 IA— 64 架構(gòu)的Merced 芯片 ， 并由其共同定義的顯式并行指令計算技術(shù)EPIC(Explicitly Parallel Instruction Computing )， 將為微處理器技術(shù)的發(fā)展帶來突破性進展 。 該文介紹了微處理器的發(fā)展 、 多處理機的總線以及處理機系統(tǒng)中通信和存儲技術(shù)的發(fā)展和兩種特殊的多處理機系統(tǒng)結(jié)構(gòu) 。 五十年代以來 ， 人們先后采用了先行控制技術(shù) 、 流水線技術(shù) 、 增加功能部件甚至多機技術(shù) 、 存儲尋址和管理能力的擴充 、 功能分布的強化 、 各種互聯(lián)網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)以及支持多道 、多任務(wù)的軟件技術(shù)等一系列并行處理技術(shù) ， 提高計算機處理速度 ， 增強系統(tǒng)性能 。 64 位體系結(jié)構(gòu)的Merced 芯片還采用了指令預(yù)測 、 數(shù)據(jù)預(yù)裝等技 術(shù) ， 可以顯著地減少實際執(zhí)行程序的長度 ， 同時增強語句執(zhí)行的并行性 ， 經(jīng)過代碼的重組 ，程序的執(zhí)行時間比基于傳統(tǒng)體系結(jié)構(gòu)的微處理器幾乎減少了一半 ； 更加不同凡響的是 ， 可以消除分支預(yù)測錯誤的三分之二 。 把三種體系結(jié)合于一塊芯片意味著現(xiàn)存的應(yīng)用程序?qū)⑷匀豢梢赃\ 行在基于新芯片的服務(wù)器上 。 交叉開關(guān)可以提供任意源節(jié)點到任一目的節(jié)點的通路 ， 但硬件成本高 。 目前的一些多計算機系統(tǒng)多采用虛擬直通的尋徑方式 。 不同的包可交替地傳送 ， 但不同包的片不能交叉 ，否則它們可能被送到錯誤的目的地 。 Cache、 主存 、 磁 盤這三個存儲器可以分別構(gòu)成 “ Cache— 主存 ” 和 “ 主存 — 磁盤 ” 兩個存儲系統(tǒng) ， 也可以構(gòu)成一個 “ Cache— 主存 — 磁盤 ” 存儲系統(tǒng) 。 5 大規(guī)模并行處理機系統(tǒng) MPP和群機并行系統(tǒng) MPP 是一種由成百上千乃至上萬個微處理器所組成的 、 基于分布式存儲的大規(guī)模并行處理系統(tǒng) 。 MPP 系統(tǒng)采用高速互聯(lián)網(wǎng)的拓?fù)浣Y(jié)構(gòu)由初期的超立方體轉(zhuǎn)向三維網(wǎng) 、 多級互聯(lián)網(wǎng)和交叉開關(guān) 。 群機系統(tǒng)擴展容易 ， 對大多數(shù)中 、 粗粒度的并行應(yīng)用都有較高的效率 ， 而價格相對于傳統(tǒng)巨型機或 MPP 系統(tǒng)的價格要低
高考資料相關(guān)推薦
鄂ICP備17016276號-1