全國電子大賽程控濾波器題目論文(更新版)
【正文】 0104010 5010 6010 經(jīng)計算，以上輸出值誤差均在5%以內(nèi)，達(dá)到了題目中的要求。 直流穩(wěn)壓電源216。這個正弦波能夠直接作為基準(zhǔn)信號源及頻率信號源或通過其內(nèi)部高速比較器轉(zhuǎn)換成方波輸出并作為靈敏時鐘產(chǎn)生器。其主要組成為：相位累加器、相位相加器、波形存儲器、數(shù)字相乘器和D／A 轉(zhuǎn)換器。常規(guī)用法中，加到解碼網(wǎng)絡(luò)參考端的電壓Vref和從該網(wǎng)絡(luò)的參考輸出的電流Iout 的關(guān)系為： = （D為數(shù)字輸入量），因此R2R網(wǎng)絡(luò)的參考端到輸出端可等效為一個阻值可編程的等效電阻Ro= R ,將Ro 作為反饋電阻，則得到放大器的閉環(huán)增益為A== 因此輸入不同的數(shù)字量D，就可以在14096間設(shè)定放大器的電壓增益。此種方法所需元器件較多，電路龐大，而且精度受到限制。本設(shè)計總共由五個模塊組成，分別是：直流穩(wěn)壓電源，增益放大電路，濾波電路，單片機(jī)最小系統(tǒng)以及時鐘電路。方案三：采用D/A轉(zhuǎn)換器來實現(xiàn)高精度可編程增益放大器。因此這類濾波器主要用于低頻，達(dá)不到本題目所要求的技術(shù)指標(biāo)。頻率控制字相位累加器波形存儲器 數(shù)模轉(zhuǎn)換器低通濾波器 圖1 DDS原理框圖方案一：自行設(shè)計的基于FPGA芯片的方案可編程邏輯器件以其速度高,規(guī)模在,可編程,以及有強(qiáng)大EDA軟件支持等特性,十分適合實現(xiàn)DDS技術(shù)。綜合比較以上二種方案，我們決定采用方案二進(jìn)行設(shè)計。 時鐘電路我們的作品在較好地完成了基本要求的前提下，還能夠達(dá)到發(fā)揮部分第一題所要求的技術(shù)指標(biāo)，即滿足了放大器電壓增益為60dB，輸入信號電壓振幅為10mV；增益10dB步進(jìn)可調(diào)，電壓增益誤差不大于5%。本系統(tǒng)是以C8051F005高速SOC單片機(jī)和AT89S52單片機(jī)為核心部件，利用了美信公司MAX264和MAX295及MAX532完成了作品中的放大器和濾波器的設(shè)計制作，并采用了高性能DDS芯片AD9851來制作時鐘發(fā)生模塊同時編寫了一套軟件算法實現(xiàn)了放大器增益可設(shè)置，低通或高通濾波器通帶、截止頻率等參數(shù)可設(shè)置以及具有參數(shù)顯示功能的程控濾波
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1